PLL을 어떻게 frequence 응답을 위해 시뮬레이션

J

jiangwp

Guest
우리가 디자인을 완성 PLL을 가지고, 어떻게 반응 할 PLL을 함께 맥 우리가 simualtion.

어떤 루프 루프 루프 열려 있거나 그럴만도 사용하기 위해 가까운?

포인트면 열린 오픈 루프입니다 사용, 어디.

 
이것은 아주 아주 많이 수도 도움을

http://www.designers-guide.com/Analysis/

좀 있으면 도와 줄 도움 도움을 클릭하면 돼 당신이 제발 친절하게 나와 버튼을?

감사합니다

희망 당신은 좋은 하루 보내세요!

 
jiangwp 작성 :

우리가 PLL을 설계를 마무리해야, 어떻게 우리가 AC 응답과 simualtion PLL을 않습니다.어떤 루프 가까운 루프 또는 개방 루프 사용해야하나요?오픈 루프, 어디에 열려있는 지점입니다 사용하는 경우.
 
아무도 이런 종류의 직업을 다하겠습니다.일반적으로 사람들은 PLL을 사용의 응답을 calcultae 맥에 formular.또는 줄거리 노이즈를 찾고에서 위상, 당신은 응답을 맥 없구나 대역폭과.

 
당신은 그것을 할 수있는 MATLAB을 사용합니다.하지만 시뮬레이션은 funciton 정보만을 전송 분석이 아닌 실제 회로 수준

 
당신이 희망에게 도움이 될 수있는가.
파일을 참조하십시오 첨부된.

경우 오류를 찾을 수있는 사람이 나에게 어떤 느낌을 통해 무료로 suggeset.
감사합니다.
당신은 행운을 빕니다!
미안하지만, 당신은 첨부 파일이 필요합니다 보려면 로그인을에

 
당신이 쓸 수 Verilog - MATLAB에 대한이 문제 또는
디자인하는 경우 시스템은 수 있도록 당신은려고
그리고 시도 국립 - 1001 & - 885

 
팁 마찬가지로, 당신은 마지막으로 안에서해야 될 찾는 첫 번째 PLL을 루프 역학에 대한 설계.

 
당신은 도메인 s의 PLL을 모델한다.그럼 당신은 HSPICE를 사용하거나 할 수 MATLAB 오버 슈트를하고 시뮬레이션 위상 여유.

VCO를 : Kvco / s의
PFD 프로그램의 CP : Ip/2/π
루프 필터 :여 (S) 타입의 필터에 따라 루프
divier : 1 / 아니오

이빈.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top