D
Danielye
Guest
다음의 PLL의 아키텍처이다
입력 레퍼런스 -> PP1S GPS 수신기를 엔진에서 : 시간 accuracy500ns
차 감지기 -> 조앤 - Flipflop 또는 다른 종류의 FPGA에 의해 경찰
루프 대역폭 필터 -> 좁은 - 밴드 디지털 필터, 대역폭, 조정할 수있다
DAC는 -> FPGA를 Δ - δ DAC는, PWM 모드
VCO가 -> 높은 10MHz함으로써 안정적인 OCXO
이 질문은 다음과
1.더 비교 주파수 무엇입니까?1Hz 또는 2KHz
2.이 경우에는 더 좋은 차 감지기의 종류는 무엇입니까?
3.어떻게 그 PP1S 출력 OCXO (10M에서 출력으로 나눈 값) 위성에서 PP1S 때 맞추어 PLL은 잠겨 있는지 확인하실 수있습니다.즉, 안정적인 위상 오류 제로입니다.이것은 경찰 감지기 또는 루프 필터의 순서에 의해 결정인가?
입력 레퍼런스 -> PP1S GPS 수신기를 엔진에서 : 시간 accuracy500ns
차 감지기 -> 조앤 - Flipflop 또는 다른 종류의 FPGA에 의해 경찰
루프 대역폭 필터 -> 좁은 - 밴드 디지털 필터, 대역폭, 조정할 수있다
DAC는 -> FPGA를 Δ - δ DAC는, PWM 모드
VCO가 -> 높은 10MHz함으로써 안정적인 OCXO
이 질문은 다음과
1.더 비교 주파수 무엇입니까?1Hz 또는 2KHz
2.이 경우에는 더 좋은 차 감지기의 종류는 무엇입니까?
3.어떻게 그 PP1S 출력 OCXO (10M에서 출력으로 나눈 값) 위성에서 PP1S 때 맞추어 PLL은 잠겨 있는지 확인하실 수있습니다.즉, 안정적인 위상 오류 제로입니다.이것은 경찰 감지기 또는 루프 필터의 순서에 의해 결정인가?