PLL은 시간을 정착

[hltll]

안녕하세요, 여러분
지금 PLL을 설계입니다.내가 PLL을 시뮬레이션의 트란를 할, 문제가 encoutered.우리는 시간을 정착 PLL은 얻을 수의 논문이나 책을 그 3/bandwidth 약.수>의 fvco fref 문제, 심판 지연 한편 단계의 vco.That을하지만, 그 안에서의 시작의 단계 사이의 VCO를하고 심판, PLL을,이다 알 수있다 idealy 때문에, fref> fvco, 명령은 cp해야 , VCO를 위해 주파수를 증가 충전해야하지만 그 시작의 VCO를 단계 심판을 선도하고 너무 CP가 퇴원있다 VCO를들을 때까지 심판이 이끌고 있습니다.내 질문은 문제가있다이되지 않도록 우리가 어떻게해야합니까?이 문제를 피할 수 없다 아니면 우리가,면, 어떻게 시간을 수 있습니다 우리는 견적 또는 시간을 감소이?

감사

 

[Guest]

[No message]

 

[AdvaRes]

의 입력에서 PFD 단순히 신호 피드백 스왑 심판 신호를하고.

 

[biff44]

내가 문제를 undertand 있을지 확신 아니라, 특정한 방향으로 한 그것으로부터 올바른 고정 주파수를 접근 통합의 콘덴서를 원하는 소리처럼.true이면 그게, 당신은 그것을 타고 이상 - 수 선충전 콘덴서를까지 원하는 시작 지점 (일부 높은 임피던스 저항 결국)을 누른 다음 해 PLL은.

 

[hltll]

답변 감사합니다.
AdvaRes가`s의 PLL을 제안의 시작입니다 간단하게 교환 심판의 신호와에, 그러나 신호 피드백, 우리는 상황입니다 뭘 모르고 있나이다.아마 우리가 신호를 두 필요가 없습니다 스왑 두 신호를하거나 우리가 필요한 스왑.suggetion을 경우이 우리가 사용하는 방법을 확실히 할 수 있도록 우리가 이것을 우리가 어떻게해야합니까?
Biff44는, 정말 당신이 문제를 내 가지고 있어요.그러나, 당신의 의견은하지만, 주파수 차이를 해결할 수있는 내 문제는 차이입니다 위상 해결 방법?어떻게 방향을 마우스 오른쪽 주파수에서 잠겨 올바른 콘덴서에게 접근 통합의 내가 다 만들어?

 

[AdvaRes]

hltll 작성 :

답변 주셔서 감사합니다.

AdvaRes은 단순히`제안 및 피드백 신호, 그러나의 PLL의 시작 부분에서 심판이 신호를 교환가 맞아요, 우리는 어떤 상황 모르겠어요.
어쩌면 우리는이 두 신호를 교환하거나 우리가 필요로 두 신호를 교환하지 않아도됩니다.
우리가이 suggetion을 사용하는 경우, 우리가 어떻게 할 수 있는지 우리가 필요로 이것을 하죠?

Biff44는, 정말 당신이 내 문제가있다.
그러나, 당신의 의견은하지만, 주파수 차이를 해결할 수 내 문제는 어떻게 위상 차이를 해결하기 위해 무엇입니까?
어떻게 올바른 방향에서 올바른 고정 주파수를 접근하는 통합의 콘덴서를 만들 수 있습니까?

 

[hltll]

와줘서 아주 고맙 회신을 AdvaRes`님의.
그러나, 그것은 문제가 보인다 제이 없어 네가있다.내 문제는 요금입니다 :이에서 시작, 주파수로부터 차이,해야 PLL은 충전 또는 방전지만, 위상으로부터 차이, 또는 방전 PLL은 가지고 있습니다.이 두 situtaiton은 정반대이다.무슨올린날짜 분 후에 3 :Additionly 때, 권력에 PLL을, PLL은, 처음으로 AFC는 것입 입력 모드를 누른 다음 시간 정착 정상적인 입력에 넣습니다.초기에 VCO를,이다 입력 전압에 대해 VDD 그러므로, / 2.

 

[AdvaRes]

hltll 작성 :

와줘서 아주 고맙`님의 답변을 AdvaRes.

그러나, 그것은 당신이 내 문제가 없어 보인다.
내 문제는 그 : 그 시작으로 주파수 차이에서 PLL은 충전해야합니다 또는 방전,하지만 위상차에서 PLL은 퇴원하거나 충전할입니다.
이 두 situtaiton은 정반대이다.
무슨
올린날짜 분 후에 3 :
Additionly, PLL은시기에 힘이여, PLL은 AFC는 모드로 먼저 입력하고 다음 정착하는 시간이 정상으로 입력합니다.
약 VDD 따라서 VCO를 위해 초기 전압 입력은, / 2.

 

[biff44]

당시에는 나이가되면 다시 헥터 강아지 때 아직도, 우리는 실제로 램프 전압을 가진 sawtooth 튜닝 VCO를 휩쓸의.그 방법은, PLL을 조정할 나름대로 내부의 캡처 범위의 것이 결국 VCO를 주파수가 있었 보장과 유치장을 확보.PLL은 게인은 상수가 설립되었다 같은 그 올렸 입력 (고정 막에 DC 전류 통합되었다 자물쇠가 실제) 것이 될 극복하여 감지기 위상.

 

[hltll]

, AdvaRes 및 biff44 회신 우선합니다 감사에 대한.
내가 제안을 가지고있어`s의 AdvaRes, 당신은 작은 생각 초기 주파수가 차이가, 이렇게 작은 신호 일할 수있는 모델.더 큰하지만 사용하지 않으면 할 수있는 유도 결합 플라스마와 무엇들`는 대역폭이 참조가 50보다 작은 kHz로의 500kHz, 때문입니다.그리고 그러는 동안, 난해야 정착 시간에 대해서는 아래 120u.어떻게 시간을 수 약속?
biff44부터`s의 시간을 정착 회신 PLL은, 나는 그 marging 두 부분을 포함하고, 위상 시간에 따라 첫 번째 신호에 큰 유도 결합 플라스마, 대역폭 및 PLL을 마지막에 달려있다 작은 신호 시간.그리고 내 문제는 어떻게 최대입니다 (대역폭 및 100uA 유도 결합 플라스마 만약 내가 원하는 50kHz에 도달 빠른 정착 시간을 빨리, 가능한 기지) 무엇을 내가해야합니까?
감사합니다,