F
FoxB
Guest
안녕 모두!
PCI IP 코어 v5.1.9
상태 : 사용 가능 - 유지 보수 릴리즈
특징 :
- 여러 가지 문제 수정 v5.1.8에서 발견
(- http를 : 자세한 내용 수정 내역 작성 문서를 참조하십시오 / / www.plda.com / pcicore / pci_core_history.pdf / 17킬로바이트)- 수정 가능한 전원 관리 상태 D0 이외의 활동을 방해.
비동기 (PCI 재설정하거나 PowerOn 재설정으로 D3cold에서 - 수정 스티커 기능 재설정 (PME 이벤트)) 및 동기식 리셋은 이제 전원 관리 설정됩니다
- 수정 패리티 계산 "cbe_out"신호 대신 "마스터 거래에 대한 cbe_in"신호를 사용합니다.
- 수정 가능한 데이터 손실 64시 발생할 수있는 비트의 첫 번째 데이터를 DMA를 다시 시작하면 DMA가 쓰기 / 대기 시간 타이머 이벤트 (버그 버전 5.1.8에 도입된 이후 지속적으로 전송에만 해당).
- 수정 마스터 종료될 때 문제가 지연 타이머 지연 타이머 레지스터의 낮은 가치를 부여하기 전에 할 때 첫 번째 데이터 단계에서 제거됩니다 만료됩니다.
목표와 경계가 문제가 바 - 수정 데이터없이 외부 마스터 선택한 바 경계하려고 분리합니다.
# 출력 PERR - 수정 문제를 설정합니다.
- 수정 SR15 오류 SERR # 오류가 발생하더라도 시스템의 오류보고 기능이 비활성화되어보고.
FoxB
PCI IP 코어 v5.1.9
상태 : 사용 가능 - 유지 보수 릴리즈
특징 :
- 여러 가지 문제 수정 v5.1.8에서 발견
(- http를 : 자세한 내용 수정 내역 작성 문서를 참조하십시오 / / www.plda.com / pcicore / pci_core_history.pdf / 17킬로바이트)- 수정 가능한 전원 관리 상태 D0 이외의 활동을 방해.
비동기 (PCI 재설정하거나 PowerOn 재설정으로 D3cold에서 - 수정 스티커 기능 재설정 (PME 이벤트)) 및 동기식 리셋은 이제 전원 관리 설정됩니다
- 수정 패리티 계산 "cbe_out"신호 대신 "마스터 거래에 대한 cbe_in"신호를 사용합니다.
- 수정 가능한 데이터 손실 64시 발생할 수있는 비트의 첫 번째 데이터를 DMA를 다시 시작하면 DMA가 쓰기 / 대기 시간 타이머 이벤트 (버그 버전 5.1.8에 도입된 이후 지속적으로 전송에만 해당).
- 수정 마스터 종료될 때 문제가 지연 타이머 지연 타이머 레지스터의 낮은 가치를 부여하기 전에 할 때 첫 번째 데이터 단계에서 제거됩니다 만료됩니다.
목표와 경계가 문제가 바 - 수정 데이터없이 외부 마스터 선택한 바 경계하려고 분리합니다.
# 출력 PERR - 수정 문제를 설정합니다.
- 수정 SR15 오류 SERR # 오류가 발생하더라도 시스템의 오류보고 기능이 비활성화되어보고.
FoxB