OPAMP의 오픈 루프 단계 여백 여백을 대 닫기 루프 위상

[ryanlee8414]

거기에 설명되는 이상한 문제가 안 될까요.
첫째, 나는 목적 디자인 opamp를 오픈 루프에 약 5 정도이다 오후.
그런 다음이 opamp는 버퍼 연결되어 같은 화합의 이득 펄스가 입력에 주어집니다.
저기 출력 아니 딘은 아니 오버 슈트 /시 UNDERSHOOT 그것은 60입니다> 같은시 매우 부드러운 막.
나 쌍을 맞춰 - 단계 및 입력 출력 거기에 존재하는 일부 비 선형성 사이.
안정적인 통일 - 이득 버퍼가 될이 있나요 출력 임피던스 및 입력 커패시턴스를 만들어?

 

[LvW]

나! 제대로 할 생각은 정말 효과가 있기 때문에 이들 또한 기생 값은 동안 이러한 개방 루프면 - 시뮬레이션 시뮬레이션을 수행할 수 있습니다.
그것은 배치 시뮬레이션 것이 루프 - 오픈있을뿐만 아니라 최선을 표시 회로를 아래의 테스트합니다.

 

[ryanlee8414]

첨부 파일이 결과는 시뮬레이션.

난 재미있는 일이 것으로 확인되었습니다.

때 opamp는 첨부 파일 루프는 보상하여 밀러의 R & C 나 오픈에 표시된 루프 단계 응답을, AC 전원 일치 가까운 시뮬레이션하지 않습니다.

연구하지 않고 C를하지만 밀러만을 사용하는 동안, 오픈 루프 교류 시뮬레이션을 의미 루프 단계 응답을 일치 폐쇄시 = 5 루프에서 열린 그것은 응답 단계에 반지를 않습니다.

 

[Guest]

미안하지만, 당신은 첨부 파일이 필요합니다 보려면 로그인을에

 

[LvW]

내가 회로를 테스트 먼저 이해하지.
응답을 해 당신은 루프 열 예정으로 시뮬레이션할?와 무슨 가치 저항기 이유는 의견은?값을 다른 AC 및 DC?용량성 로딩 중 어느 정도?

 

[ryanlee8414]

HSPICE에서 네트리스트

의 RF Vo에 V 자 = 직류 교류의 1U = 100g # 직류 연구 = 1U의 옴; 교류 연구 = 100g 옴
RI의 V 자 Vref의 직류 = 100g 교류의 1U = # 교류 연구의 1U = 옴; 직류 연구 = 100g 옴그 교류의 요점을 위해 V 자 대신 운영을 단지 의견의 DC 의미합니다.
그것은 다시 DC를 피드에 필터를 RC를 낮은 패스 필터 또는 액정 낮은 통과 사용하는 것입니다 유사한.

시뮬레이션 결과의 모든 생각은 어때?올린날짜 분 후에 2 :한가지 더, 용량성 부하 10pF입니다

 

[LvW]

내가 HSPICE에 익숙하지 않은입니다.그러므로 내 질문 :
분석의가 그것을 실제로 가능한 종류의 사용에 HSPICE 저항을 상황에 따라 가치 - 다른 같이?

바로 이해, 문제를 분석 트란와 AC에 일치하는 결과에서 가지고 있습니까?

당신은 deg 5도 언급 당신은 - 단지의 오후를 설계 의도 -있다.
) 너가 그것에 대해 확실히 가치는 (때문인데, 중요하지 않고 닫습니다 제한할 수 있습니다.
그 이상, 당신은 안정성을 때로는 수 없습니다 (왜냐하면 믿음은 맹목적으로 분석) 결과를에서 맥 반면, 않은 것으로 확인 (오후 긍정적인) 조건 하에서 실제 회로가 불안정합니다.그림에 처음에는 (주파수 시에 높은 10 MHz 이상?)가 중요합니다 여행 보인다 위상과 피크.
반면에 다른, 어쩌면 그것은) 그것을 루프 -해야 될 attributet로가 아닌 이상 오픈 용량성 시험 배치와 제거하려고 (로드합니다.솔직히 말해서, 나는 저항 100Gohms의 구성표를 사용하여 믿지 않아요.
난 준비 시뮬레이션 게인 추천 루프를 사용 하나의 고전.
그리고 만약 출력 사이의 당신은에 관심 단결 게인) 구성에만 넣어 100,000 저항을 ((-) 입력과 접지 (-)) 패러드 입력 대형 콘덴서 (1 ... 100.
안부와 행운을 빌어요.
LvW