OPA CMRR 시뮬레이션

[cliffj]

않습니다 누구
OPA에있는 CMRR 시뮬레이션을위한보다 나은 방법을 알아?

클리프

 

[Guest]

제발의 CMOS 아날로그 회로 설계 "를"필립
중에 알렌과 더글라스 R. Holberg로 참조하시기 바랍니다.

시뮬레이션 회로 향신료에 다음과 같이 설명되어있을 수있습니다 :

더하기 빼기 XDUS 요망 VDD VSS를 OPAMP
V1 플러스 접지 0 AC 1 0
V2 플러스 요망 0 AC 1 0
...
. AC 12 ...
. PROBE AC CMRR = VDB (아웃)

 

[jordan76]

휴즈,

난 아날로그 디자인에 새로운 항목입니다.
날 위의 양념을 파일에 대한 몇 가지 설명을 줄 수 있을까?

감사합니다!
jordan76

 

[Guest]

안녕 jordan76,

처음 세 개의 라인으로 시뮬레이션 회로 토폴로지를 정의 그림.이 작전을 앰프 회로에 대한 정의는 여기에 표시되지 않습니다.

모두 0V와 1V의 전압 소스 V1과 V2는 DC AC 가치의 가치가있다.

". AC"발언은 성명 HSPICE 분석이다.그것은 여러 형태로 follws, 그 중 하나는 걸립니다 :
. AC 12 10 100 1MEG
이 문장은
1 멕 - Hz에서, 매일 10 년 동안 10 포인트를 복용 주파수 주파수 분석 100Hz에서 (이상 AC 분석)을 다할 것입니다.
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 

[guamak_menanak]

난 T는 사용하는데 - 스파이스 태너에서 내 시뮬레이션.그러나있어, T - 스파이스 'CMRR = VDB (아웃)'구문이없는 경우에는 다른 방법입니다 CMRR 시뮬레이션할??<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="울고 또는 아주 슬픈" border="0" />

 

[lunren]

안녕하세요, 휴즈 :
V1의 DC 구성 요소가 0이 아닌 일반적인 입력 전압의 범위에있을까요?

 

[Guest]

guamak_menanak 썼습니다 :

난 T는 사용하는데 - 스파이스 태너에서 내 시뮬레이션.
그러나있어, T - 스파이스 'CMRR = VDB (아웃)'구문이없는 경우에는 다른 방법입니다 CMRR 시뮬레이션할??

 

[Humungus]

만약 당신이 몬테 카를로 분석을 CMRR 감각에만있다.CMRR 때문에 maily가 출력 신호로 변환
송출 varations 불일치 효과에 apperas.모든 트랜지스터가 완벽하게 일치하는 경우,
CMRR의 대부분을 송출 출력 전류 소스의 도성에서 유래 (꼬리 및 출력 지점, 예를 들면)
전류를 제공한다.

그냥 CMRR은 AC 형상 기억의 DC 입력 전압 오프셋입니다.