NIOSII 및 일반 범용 CPU가"에 대하여?

[kilone]

내 새로운 임베디드 디자인 NIOSII하려고합니다.알테라의 발표에 따르면, NIOSII 200 DMIPS 성능 (Stratix2 예정)에서 제공할 수 있으며, 우리도 거기에 FPGA 디바이스 내부 (레지스터, 고속 버스, IPS와 풍부한 하드웨어 자원이 존재하는 등), 대부분의 DSP를 만들 것입니다 알고 알고리즘과 데이터 교환 작업을 훨씬 더 쉽게 구현할 수있습니다.
그러나 예를 들어, 시퀀스 제어 (TCP / IP가 어떻게)에 대해?일반 범용 CPU에 인텔의 펜티엄 시리즈 ()와 같은 일반적으로 더 높은 클럭 속도를 가지고 (비록 mult과 같은 작업을 100주기) 최대 소비있습니다.두 DSP 알고리즘 및 높은 수준의 프로토콜 NIOSII 안에, 내가 어떻게 그것을 평가할 수있습니다 구현 될 것인가?

여기 누구 있나요 경험하시기 바랍니다 관련있다?

 

[Guest]

[No message]

 

[cube007]

안녕하세요 kilone,

그것은 펜티엄 CPU를는 Nios II 시스템을 비교하는 것은 쉽지 않다.우선 그는 Nios II FPGA 설계에 사용하는 전용 소프트 프로세서의 IP를 알 필요가있습니다.옆에는 IP 귀하의 디자인을 위해 다른 사람의 IP를 많이 사용할 수있습니다.그게 더 다른 수는 Nios II 또는 DSP 알고리즘, SDRAM 컨트롤러, UART를, 물론 PC의 칩셋 및 훨씬 높은 클럭이 매우 빠른 계산 등.자신의 응용 프로그램의 FPGA로 이동합니다 펜티엄 사용하고있습니다 일반적으로 아무도 없어.

저기 (알테라는 Nios II, 자일링스, MicroBlaze) 소프트 프로세서를 사용하는 다른 이유가있습니다 :
- 재구성 가능한 하드웨어 (아주) 유연
- 매우 빠른 설계 시간 (소프트웨어 및 하드웨어)
- 매우 빠른 알고리즘을 실제 예를 들어되어야 FFT ()에 대한 실제 하드웨어에서는 Nios II에 대한 소프트웨어 실현
어떤 요구 - mult 하드웨어에서 실현될 수 있도록 예를 들어, (또한 임베디드 곱셈기) 중 하나 또는 몇 몇 클럭
- 당신의 FPGA에 하나 이상의는 Nios II 구현할 수있습니다 (예를 들어, 하나의 TCP / IP 및 제어 물건 몇 가지 다른 속도 FFT 계산을위한)
- 모든 IP (는 Nios II, DSP 알고리즘) 평행이 아닌 이유가 이러한 시스템의 CPU를위한 표준이 불가능합니다 전체적인 속도에 도달할 수들 멀티태스킹 시스템에서 최선을 다하고있습니다안녕,
cube007