Math_Real 도서관에 관한

[atena]

모두 안녕, 난 나누기 연산자와 수학 프로세서 설계에 문제가 발생, 제 자일링스 7.1 ISE에도 부동 소수점 유형으로 작동하지, 내가 math_real 라이브러리를 포함하여 해당 문제를 제거하지만 실패했습니다. Math_Real 또는 Math_Complex 같은 이러한 해방 운동과 함께 전문적인 디자인에서 저를 방지 ISE에 제한이 있습니까? 누구든지 나에게 가이드를 제공 할 수 있습니까? 사전에 감사합니다.

 

[echo47]

당신은 VHDL에서 IEEE 부동 소수점을 참조하는 경우, 어떤 VHDL 합성 도구 부동 소수점을 지원 생각하지 않아요. 부동 소수점은 오늘날의 FPGAs에 매우 효율적으로 구현 될 수 없습니다, 대부분의 디자이너는 정수 알고리즘을 선호하므로. 당신이 정말로 뭔가를 부동 소수점이 필요한 경우, ISE 코어 생성기와 함께 제공되는 "부동 소수점 3.0"코어를 사용할 수 있습니다. 그것은 "수학 함수"아래에 나열된있어. (ISE 9.2i에 그건. 난 당신의 이전 버전에 대한 모르겠습니다.)

 

[atena]

[견적 = echo47]이 (가) 당신이 VHDL에서 IEEE 부동 소수점을 참조하는 경우, 내가 어떤 VHDL 합성 도구 부동 소수점을 지원 생각하지 않아요. 부동 소수점은 오늘날의 FPGAs에 매우 효율적으로 구현 될 수 없습니다, 대부분의 디자이너는 정수 알고리즘을 선호하므로. 당신이 정말로 뭔가를 부동 소수점이 필요한 경우, ISE 코어 생성기와 함께 제공되는 "부동 소수점 3.0"코어를 사용할 수 있습니다. 그것은 "수학 함수"아래에 나열된있어. (ISE 9.2i에 그건. 당신의 이전 버전에 대한 모르겠습니다.) [/ 견적] 내 친구 감사합니다, 나는 또한 부동 캔트이 바이너리 번호로 변경의 어려움으로 인한 HDL에서 지원 알았는데. 내가이 책을 참조 할 때 그것에 대해 혼란을 가지고 : 피터 Ashenden의 "VHDL에 대한 디자이너의 가이드는"그는 모든 가장 과학 수학 연산자뿐만 아니라 부동 소수점와 직접 작동 할 수 math_real 라이브러리를 소개했다. 나는 ISE 9.2i을 찾아 볼 수 있습니다. 좋은 하루 되세요 ...

 

[echo47]

대부분의 VHDL 및 Verilog 시뮬레이터 지원 부동 소수점 해. 귀하의 FPGA 로직 정수 연산을 사용하는 경우에도 부동 소수점은 자극 파형을 생성하고, 결과를 분석하는 데 도움 시뮬레이션 testbench에 매우 유용합니다. 귀하의 ISE 7.1i의의 부동 소수점 코어 라이브러리의 이전 버전이있을 수 있습니다. 제가 소개 ISE의​​ 버전을 기억하지 않습니다. 나는 자일링스 또는 Al.tera 언젠가 자신의 FPGAs로 부동 소수점 연산 블록을하게됩니다 기대하고 있습니다. 그렇게되면, 아마도 자신의 VHDL / Verilog 합성에 부동 소수점 지원을 추가합니다.

 

[atena]

[견적 = echo47] 대부분의 VHDL 및 Verilog 시뮬레이터 지원 부동 소수점 해. 귀하의 FPGA 로직 정수 연산을 사용하는 경우에도 부동 소수점은 자극 파형을 생성하고, 결과를 분석하는 데 도움 시뮬레이션 testbench에 매우 유용합니다. 귀하의 ISE 7.1i의의 부동 소수점 코어 라이브러리의 이전 버전이있을 수 있습니다. 제가 소개 ISE의​​ 버전을 기억하지 않습니다. 나는 자일링스 또는 Al.tera 언젠가 자신의 FPGAs로 부동 소수점 연산 블록을하게됩니다 기대하고 있습니다. 그렇게되면, 아마도 답장에.의 VHDL / Verilog 합성에 [/ 인용] 감사 부동 소수점 지원을 추가되지만, 정말 대답에 만족하지 않습니다. 나는 시뮬레이터에 대한 얘기를 하는게 아니에요, 모델 심과 같은 시뮬레이터도 C + + 코드를 시뮬레이션 할 수 있으므로 그것은 이미 avai 자원에 건설해야합니다. 내가 직면 한 문제는 최적화 및 레이아웃 추출 자일링스에서뿐만 아니라 디자인 컴파일러 또는 VCS 또는 리 이타 같은 모든 규칙 검사기 도구뿐만 아니라, 수행하는 것입니다 환경을 SYNOPSYS의 시뮬레이션을했다. 지금 까진 그래도 스캐너 장치없이이 prob 나오는 캔트 .... 어쨌든, 답장 주셔서 감사합니다, 당신은 좋은 주말을 기원합니다.

 

[echo47]

난 그저 한 문장에 대응 한, "나는 또한 부동 캔트 어떤 HDL에 의해 지원 될 생각 ..." 당신은 아마 "어떤 HDL"의 대신 "모든 HDL 합성기"를 말하고자했던. 아시다시피 물론, 오늘날의 HDL의 신디사이저는 일반적으로 기본 HDL 부동 소수점 형식을 지원하지 않습니다. 대신, 그들은 가끔 부동 소수점 IP 라이브러리 또는 코어를 제공합니다. 다행히 시뮬레이터 지원 기본 HDL 부동 소수점 해. 그건 내 프로젝트 테스트 벤치에서 큰 도움이되었습니다. DSP 및 AccelDSP위한 시스템 생성기 - 당신이 FPGA에 대한 수학 알고리즘을 개발해야하는 경우에는 Simulink HDL 코더의 또는 자일링스 도구로 MATLAB 추가 기능 도구를 사용하는 것이 좋습니다.