S
surianova
Guest
안녕 모두,
제가 앰프를 제한해야 디자인.시간으로 한 라합니다 증폭기 신호를 때까지에서, 우리가 알고있는, 신호가 클립 것입니다.내 클립 신호는 1.8V 공급 시에 높은 전원으로 1.8V와 낮은 0.6V.그러나 클립에 0.6V의 신호, 사실은 입력 트랜지스터, 심지어 꼬리 트랜지스터가 선형 영역에 노력하고있어.라 부하 저항으로 구조 diffrential 간단합니다.제 질문이 트랜지스터는 꼬리 regoin 선형에, 그것은 꼬리 출력 임피던스를의 하단 아래로 낮게 될 것입 원인 CMRR을.이 회로는 나쁜거야.
하지만, 내가 commom 생각 다시 때에 클리핑입니다 무대 다른 또는 후에 무대, 사실은 감쇠에서 일하고 그것은 무대가 아니라 게인 스테이지, 그게 왜 내 생각은 그 무대이 아니 CMRR은이 경우 중요한 덕분에 노이즈가 증폭되지 않을 수 있으며, 그것은 클립이다 신갈는 확인을 위해 트랜지스터 때 꼬리에 일을 지역 선형.내가 내가 의식?opinoin 찾았 다른 환영합니다.감사Suria
제가 앰프를 제한해야 디자인.시간으로 한 라합니다 증폭기 신호를 때까지에서, 우리가 알고있는, 신호가 클립 것입니다.내 클립 신호는 1.8V 공급 시에 높은 전원으로 1.8V와 낮은 0.6V.그러나 클립에 0.6V의 신호, 사실은 입력 트랜지스터, 심지어 꼬리 트랜지스터가 선형 영역에 노력하고있어.라 부하 저항으로 구조 diffrential 간단합니다.제 질문이 트랜지스터는 꼬리 regoin 선형에, 그것은 꼬리 출력 임피던스를의 하단 아래로 낮게 될 것입 원인 CMRR을.이 회로는 나쁜거야.
하지만, 내가 commom 생각 다시 때에 클리핑입니다 무대 다른 또는 후에 무대, 사실은 감쇠에서 일하고 그것은 무대가 아니라 게인 스테이지, 그게 왜 내 생각은 그 무대이 아니 CMRR은이 경우 중요한 덕분에 노이즈가 증폭되지 않을 수 있으며, 그것은 클립이다 신갈는 확인을 위해 트랜지스터 때 꼬리에 일을 지역 선형.내가 내가 의식?opinoin 찾았 다른 환영합니다.감사Suria