LDO의 questuionair???

  • Thread starter rajanarender_suram
  • Start date
R

rajanarender_suram

Guest
LDO를 전달 요소의 작업의 영역이 무엇

 
임계값에 채도 또는 하위.

일부 triode에 사용할 수 있습니다.

 
하중에 대한 최대 전류올린날짜 분 후 4 :면 .. 채도에있다크기 요소보다 패스 최대 전류보다이야 .. 너무 큽니다그리고 GM은 높은도 너무 ...보다 사양은 EA의 제품 밖으로 방법하다
이 일에서

 
결과에서 하시다면의 SIM ...장치에 대한 하시다면 패스 체크 얻을 당신은 게이트 커패시턴스.지금 사양에 대한 하시다면로드 EA는 효과가됩니다이 게이트 캡 밀러.

그래서 하시다면 앰프는 용량성 부하를 해당 드라이브에 shud 될 수있다.

또한 앰프에서 출력 버퍼를 추가하려고 그렇게 dosenot 저하 stabilty의 루프 극 기생 ...

디자인 희망 EA의 제품이 초기 방향을위한 몇 가지 제공합니다 당신에게!

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
ashish_chauhan 작성 :하시다면 시뮬레이션 결과에서 ...
당신이 하시다면 전달 장치 얻을 게이트 커패시턴스를 확인하세요.
이제 하시다면에 대한 하중 사양 EA는이 게이트 캡 밀러 효과가됩니다.그래서 하시다면 앰프가이 용량성 부하를 운전하실 수 있습니다 shud.또한 앰프의 출력에서 버퍼를 추가해보십시오 그래서 루프의 기생 극 dosenot 저하 stabilty ...이것은 당신에게 EA의 디자인을위한 몇 가지 초기 방향을 제공 희망!
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
그래요, 당신 말이 맞아 ..출력 극 (p1)와 p2) (극이에 EA의 출력이 다른 각에 의존 ...여러 번 시도는 매우) 가까운뿐만 아니라 (언제하지 않습니다 EA는이 버퍼.

낮은 들어이 개의 소유주가 필요하게 당신이 그렇게 EA의를 쥐고 밖으로 이동합니다.
다음에 0을 추가 p1 p2 사이.

추격하여이 사양의 어떤있는하려는 u.

 
ashish_chauhan 작성 :

그래요, 당신 말이 맞아 ..
출력 극 (p1) 및 EA의 출력 (p2)에서 극은 서로에 의존하는 ...
여러 번 아주뿐만 아니라 (EA의 경우는 버퍼링되지 않습니다) 닫습니다.이런 당신이 낮은 소유주 개 중해야하기 때문에 EA는 쥐고 밖으로 이동합니다.

다음에 0을 추가 p1 p2 사이.어떤 사양 u 개 있습니다 추격하려고합니다.
 
첫째로 ..10u이 부족하지 않습니다!...

얼마나 현재의 당신은 화상해야 사양 과도 온다부터 하시다면 오는 requierment에서 하시다면 대역폭 ...

감소 그럴수는 둘째로 만약 u 개 소유주가 다음 소개하려고 제로 ...루프

 
LDO 있습니까 캡 당신이 만드는 떨어져 온 칩 또는 칩?

& you will add a zero in the loop.

LDO 0 출력하면 만들 EA의 캡 나 칩 생각에 대해 - 기둥을 추가입니다 것입니다 당신이 멀리 또는

& 기둥의 지배적인 소비량이 현재의 수 감소는 만들 greatly.But을 것입니다 섭취 더 무부하 전류 요소 패스에 루프에서.

다 ashish_chauhan으로 과도 사양에 따라 달라집니다했다.

 
루프 어떻게 수있는 0에 내가 추가할 수 있습니까???올린날짜 분 후 1 시간 2 :적혈구 침강 속도는 그것은 제로 ...올린날짜 분 후 2 시간 1 :어떤 요소 - 패스 종류의 트랜지스터에서 내 프로세스를 사용해야합니다 제가 ..

LVT, HVT, 원시, 공칭

 
네, 그것은 적혈구 침강 속도 수 0 ...

하지만 당신은 다시 포인트 피드와 LDO 출력 사이에 0을 추가하여 모자를 수 있습니다 추가할 수 있습니다.
이 조합은 기둥을 것입니다 UA 정보도주고 ...어느 것이 당신을 ugf의 shud 밖으로 유지.

적혈구 침강 속도 0 사양은 일반적으로 하시다면 제품으로 충분합니다.

 
rajanarender_suram 작성 :무슨 통과 요소에 대한 트랜지스터의 종류 내 프로세스에서 사용해야하는 ..LVT, HVT, 원시, 공칭
 
사원수 작성 :

당신은 온 - 오프 칩 또는 칩 캡 LDO를 만들기? 수 있습니다.
 
rajanarender_suram 작성 :사원수 작성 :

당신은 온 - 오프 칩 또는 칩 캡 LDO를 만들기? 수 있습니다.
 
떨어져 칩올린날짜 분 후에 2 :디자인에 더 나은 옵션이 무엇인가??

1) EA의 이득에 전달 요소를 선형에 대한 지역 (최대 전류) 및 높은
2) EA의 이득에 전달 요소를 포화 지방과 낮은

 
두 번째 옵션은 더 좋을 거예요 ...루프 stablize 쉽게한다.

 
ashish_chauhan 작성 :

두 번째 옵션은 더 좋을 거예요 ...
루프 stablize 쉽게한다.
 
낮은 게인 EA는 디자인 의지 줄 알았어 내게 의견을 오류 (예 : vref 경우가 =가 내 뒤를 - 1.2V 공급 전압는 것입니다 이것이)가 1.22V등록일 분 후 6 :얼마나 내리면 수있는 EA의 이득이 될 수 있습니까???내 루프 게인 마감 주파수 및 게인 ... 10K에서로드 60dB에서 80mA

&

있군 .. 10Hz 및로드 105dB에서 0A

어떻게해야 내가) 모자 칩의 루프 (오프없이 방해 주파수에서 할 감소 상처 가치를

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top