INL 및 각 단계의 출력 잔류물 사이의 관계

R

richardhit

Guest
안녕 모두, 나는 3V의 전원 공급 장치와 40MHz에서 작동 온 - 칩 샘플 및 보류 증폭기와 ADC의 파이프라인 10 비트를 설계입니다. 내가 INL 사이의 관계와 각 단계의 출력 성분을 kown하지 않습니다. 예를 들어, 나는 차동 입력하는 파이프라인 ADC를, 시뮬레이션 할 때. 긍정적인 입력하고, 2V있는 공통 모드 전압은 1.5V되는 동안 부정 하나는, 1V입니다. 각 단계의 해상도는 2.5bit입니다. 가정은 INL의 요건 + - 0.3LSB, 어떻게 각 단계의 출력 물질은 INL의 요구 사항을 만족하고 있나요? 제 무지를 용서하세요. 감사합니다. 베스트 안부.
 

Welcome to EDABoard.com

Sponsor

Back
Top