HDL을 배우고 가장 좋은 방법은

[droseman]

좀 작은 프로젝트에 대한 HDL지만, 차례로 방법을 배울 찾고 무엇입니까? 대부분의 산업 이용 무엇을 - 나는 VHDL이나 Verilog쪽으로 더 가야할까요? 또한, 내가 워크플로우에 primers 또는 자습서 어떤 포인터를 감사하게 생각 이러한 장치 (전 이미 마이크로 컨트롤러의 합리적인 좋은 지식을 가지고 C 코드를 작성하는)의 프로그래밍 및 시뮬레이션 데이브 주셔서 감사합니다

 

[bassa]

당신은 자일링스의 webpack를 설치하고 퀵 스타트 가이드를 읽을 수 있으면 좋을 것입니다 [URL = http://www.xilinx.com/tool​​s/webpack.htm]는 ISE WebPack 소프트웨어 [/URL] 그럼 당신은 결정 수있을 것입니다 그것 FPGA 디자인과 함께 체험하는 데 후

 

[droseman]

[견적 = bassa; 820020]는 자일링스의 webpack를 설치하고 퀵 스타트 가이드를 읽을 수있다면 그것은 더 나을 것 [URL = "http://www.xilinx.com/tool​​s/webpack.htm"] ISE WebPack 소프트웨어 [/ URL은] 그렇다면 당신은 날 언어 구문 도움이 될, FPGA 디자인 [/ 인용] 좋은 계획 소리와 함께 체험하는 데 후 결정하실 수 있습니까? 또한, 내가 CPLD 장치를 사용하고, 그와 FPGA 사이의 mucyh 차이가 있나요? - 데이브

 

[mrflibble]

[견적은 = droseman; 820036] 좋은 계획 같은데, 그 날 언어 구문을 도와 줄래? 또한, 내가 CPLD 장치를 사용하고, 그와 FPGA 사이의 mucyh 차이가 있나요? - 데이브 [/ 인용] "cpld VS FPGA '를 검색 해 봤어 당신에게 아이디어를 제공한다. 짧은 버전 : FPGA가 작고 디자인 대형 디자인, cpld위한. 원칙적으로 verilog / VHDL은 정말 대상으로 cpld 또는 FPGA를 선택에 의존하지 않습니다. bassa 말했다시피, ISE를 얻는 건 무료로 소개를 좀 해 verilog / VHDL을 시도하는 좋은 방법입니다. 필자는 개인적으로 verilog 더 좋아하지만, 난 당신이 프로그래밍의 역사 및 현지 시장 장소에 따라 다르 겠지.

 

[droseman]

[견적은 = mrflibble; 820080] "cpld 대 FPGA '를 검색 해 봤어 당신에게 아이디어를 제공한다. 짧은 버전 : FPGA가 작고 디자인 대형 디자인, cpld위한. 원칙적으로 verilog / VHDL은 정말 대상으로 cpld 또는 FPGA를 선택에 의존하지 않습니다. bassa 말했다시피, ISE를 얻는 건 무료로 소개를 좀 해 verilog / VHDL을 시도하는 좋은 방법입니다. 개인적으로 제가 verilog 더를 좋아하지만, 그것이 프로그래밍의 역사 및 현지 시장 장소에 따라 다르 겠지. [/ 인용] 난 단지 여러 웹사이트에 대한 참조를 읽고 잠시 후 그 결론에 도달했습니다. 내가 설계하게 될 애플 리케이션이 정말 본격적인 FPGA의 복잡도를 정당화하지 않을대로 제가 CPLD와 함께 머물 것이라고 생각 해요,하지만 난 여전히 WebPack 소프트웨어와 함께 중간 밀도 FPGAs에 낮은 사용할 수있는 것을 확인할 수 있습니다. 나는 각 언어의 일부 샘플 애플 리케이션을 시도하고 나를 많이 이러한 장치를 프로그래밍하는 것은 매우 독립적인 언어로 보인다 암시로 어떤 정장이 나타납니다 생각합니다. 당신의 도움이 지금까지 사람들을위한 감사합니다. - 데이브

 

[tupadupa]

Aldec - ahdl에서 제공 초보자를위한 Verilog와 VHDL의 좋은 자습서가 없습니다. 그것은 암캐를 호출합니다. 난 당신이 aldec ahdl 소프트웨어의 학생 버전도 그것을 얻을 수 있습니다 같아요.

 

[droseman]

우수 링크 tupadupa, 정말 감사합니다. 나는 얼마나 전체 기능 소프트웨어 비용,하지만 튜토리얼이 좋아 보인다, 내가 곧 학생 Edition 소프트웨어와 함께 연주한다 밖으로 찾을 수 없습니다. 다시 한번 감사드립니다! - 데이브

 

[alexan_e]

어떤 시점에서 당신이 또한 아주 빠른 시계와 980, 1700 macrocells를 440를 더 진보되어 내 생각은 알테라 MAXII의 CPLD를 확인하고 192을 제공해야 더 macrocells 필요하다면 나는 또한, 자일링스의 CPLD XC9536 및 XC9572 및 ISE를 사용하여 학습을 시작했습니다 . 또한 아마도 이러한 링크는 [URL을 = http://www.asic-world.com/vhdl/index.html] VHDL 페이지에 오신 것을 환영합니다 [/URL] [URL = http://www.asic-world.com/ 도움이 될 것입니다 verilog / index.html 페이지] Verilog 페이지에 오신 것을 환영합니다 [/URL] http://www.eng.auburn.edu/department/ee/mgc/vhdl.html 알렉스