J
jdhar
Guest
나는 루트 2 마이크론 256 Mbit (16 비트 데이터) FPGA로 IC를하려합니다. 그것은 쿼드 flatpack 장치의 내가 SDRAM (간단하게 할 공유 신호가 없습니다)에 대한 헌신이 은행을 가지고 있으므로. FPGA의 상단 측면 모듈 1 및 모듈 2에 대한 하단의 측면입니다. 내가 FPGA 핀으로의 긴 축 병렬로 SDRAM IC를 배치해야 1), 또는 그것의 긴 축으로 IC '일어서서'합니다 : 난 3 질문 (이것은 4 층 기판을위한, 아니 제어 임피던스)이 FPGA 핀 수직. 첫 번째 방법은, 내가 FPGA에 가까운 SDRAM의 측면에 대한 짧은 추적 길이를 달성할 수 있지만, 나는 멀리 FPGA에서 측면의 네트워크 길이를 맞춰야 수 없습니다. 내가 IC를 서있다면, 나는 '아마'같은 그물 길이를 얻을 수 있지만, 평균 길이는 더 이상합니다. 당신은 더 나은 어떤 방법을 생각하십니까? 2) 어떻게 SDRAMs는 클럭입니까?? 그냥 FPGA에 어떤 핀을 통해? 나는 FPGA 2 PLLs습니다, 그래서 제가 SDRAM의 클럭을위한 특별 핀을 사용해야하는지 알고 싶어요. 이것은 심각한 SDRAM IC를 제 배치를 제한할 수 있습니다. 3) 전원 비행기, FPGA 아래 전체 부분은 코어 전압, 또는 핀 아래 '반지'해야합니다. 내 마음은 1.8V에서 실행 모든 이후 전체 부분을 것 같은데요 ... 대단히 감사합니다!
근데 이거 신호 그물 길이가 동일하지 않습니다 것을 의미, 그건 문제가 그래서? 또한, 다음 두 SDRAMs로 팬 수있는 TI 클럭 버퍼에 PLL 출력 핀을 사용하고 ... 거리는 "1.5에 대한 것은.이 됐나요?