FPGA와"DSP를

[bercam]

내가 FPGA와 adaptative 필터와 함께 작동하도록 노력 중이야.나도 저렴한 비용으로 솔루션과 같은 우리 싸이클론 및 / 또는 SpartanIII에 대해 생각 해요.전 uc에 약간의 경험 및 DSP지만 제가 정확히 어떻게 FPGA에서 작업을해야할지 모르겠어요.

저기의 DSP 라이브러리, 도구 모음 또는 서면의 코드를 VHDL입니까?

사이클론 Ep1c12 20multipliers 및 SpartanXC3S200이 12 일있습니다.하기 위해서는 장치를 선택이 주로 우선인가?.

미리 감사드립니다.

 

[Guest]

[No message]

 

[lucbra]

디지털 필터에 당신의 MAC 계산해야 할 것입니다 잊지 마세요.이것은 당신 adder 함수를 구현하는 사이클론 또는 스파르탄 디바이스의 로직의 상당한 소비하는 것을 의미합니다.
래티스는 또한 최신 장비 도입을보세요.난 이미 ECP로와 디자인을하고 있어요.구현 1024FFT 뛰어난 성능을 제공합니다.
고려해야 할 것들 :
성능
알고리즘
건축
가격
도구 (시뮬 링크)

 

[Beetroots]

그 싸이클론 장치 하드웨어 배율이 확실 해요?

그 동안 이후 사이클론 아키텍처를 보였지만, 만약 내가 정확히 어떤 하드웨어 배율이되지 않습니다 - 당신 로직 패브릭에서 그들을 빌드하는 경우 사건 먹으렴면, 20 * 소프트 * 배율을 사용하는 것이 아마도 기억 모든 장치가 리소스를!

난 가서 데이터 시트 밖으로 발굴해야합니다.

 

[Aser]

, 적응 필터에 관한
난 당신의 데이터 경로를 구축하는 것이 좋습니다
어떤 필터를 구현하는 하나의 무대
순차적으로, 즉 계산하고 모든 필터가있다.
N 사이클에 대한 N에 이르렀기 때문이다.
그럼 배율 번호 장치가 맞습니다.
다른 작업을 예측 오류를 계산하는 것입니다.
적절한 데이터 경로뿐만 아니라 필요한이 작업을 위해서
또한 N 사이클에 대한 결과를 창출합니다.
5 조회 테이블 수를 계산하는 데 필요한
제곱근 등
당신의 행동과 같은 DSP를 구현 비슷합니다 참조
단일 프로그램의 명령을 제외하고 반복 케이
단일 클럭 사이클에 대한 계산됩니다.

 

[bercam]

내가의 DSP 기능에 대한 링크를 본 적이 사이클론 배율 상대.

http://www.altera.com/products/devices/cyclone/features/cyc-dsp.html

이제 내 의심의 여지가,이 배율 고정 구조 또는 각 구현을위한 FPGA를 resourses 먹는거야?

FPGA의 큰 숫자 적 시뮬 링크에 직접 번역 해 드릴까요?,이 구현 VHDL 설명보다 더 최악의 무엇입니까?

 

[davorin]

인용구 :

내가의 DSP 기능에 대한 링크를 본 적이 사이클론 배율 상대.h ** P는 : / / www. 내 ltera.com @ / 제품 / 디바이스 / 사이클론 / 기능 / CYC - dsp.html이제 내 의심의 여지가,이 배율 고정 구조 또는 각 구현을위한 FPGA를 resourses 먹는거야?