FPGA를

[s_barani]

친애하는 전문가,

난 널 갖기 위해 FPGA 개발 보드에서 어떤 싸이클론 II FPGA가 검증해야 할 기능 검증 가능한 I2C 코어있습니다.
그 보드의 FPGA와 통신할 다른 가능한 I2C 장치입니다.난 너무 다른 검증 IP를 가지고 있겠지.
내 질문에 내가 코어의 유효성 검사를 수행하는 IP 코어의 두 instantiations를 마스터로 구성 한 노예와 루프백 다른 그들이 죽 입출력 핀을 사용할 수있습니다.

또한 FPGA에서 내 IP를 검증하고 몇 가지 일반적인 지침 알려주시기 바랍니다.

 

[Guest]

[No message]

 

[kvingle]

그래, 넌 할 수있어.

당신은 HDL을 어느 인스턴스는 하나의 마스터와 하나의 슬레이브 장치의 상호 연결 가능한 I2C 최상위 레벨 컨테이너를 쓸 수있습니다.
당신이 가능한 I2C 노예로 작은 메모리 테스트를 작성할 수있습니다.
마스터 쓸 수있는 커뮤니케이 션을 확인 다시 읽어 보시기 바랍니다.