& flipflops 게이트> 도움말과 종지의 icfb 라이 없습니다

[sar_1232000]

안녕하세요,

처음 스피 어를 사용 icfb 모듈 주어진 위해 레이아웃을 구하십시오.
모듈은 icfb의 도서관 정의 중 Verilog 설계도는 파일이나 사용 NCSU_digital_parts의에 flipflops 주어진 게이트 기본.

설계도에 문제가 도서관 저문 &보기로 flipflops 안하고 추상적인 레이아웃있다.그래서 모듈 않는 수준에 대한 레이아웃을 만들 필요이 먼저 상단에서 그들을 누른 다음 사용할 수 있습니까??

점점 레이아웃의 단순 또는보다 쉬운 방법을 제안 한 수 있습니까?와 설계도를 모두에서 Verilog 파일을 ...

감사 & 감사
Aarthi.

 

[research235]

안녕 Aarthi,

난 경우 문신에 정맥 주사 구조도를위한 수 있도록하려는 가정 u를, 디지털 부품보기를 추상적인 또는하지 않은 레이아웃.폴리스 도서관 세포 설계도를보기를 만들 수 있습니다

Suresh

 

[diemilio]

당신은 처음부터 레이아웃을 위해 할 것입니다.대안이 프로세스에 따라 귀하의 기술을 거기 좀 있지만, 어떻게 과정을 몰라 내가 만약 당신을 도울 수 없습니다.TSMC의 프로세스가 같은 AMI는 또는 일반적으로??

, 안부

diemilio

 

[sar_1232000]

내가 생각하는 TSMC의 프로세스가 그것이다.하지만 기본적으로 도서관은 .. 아니면 게이트가 어떤 레이아웃을위한 nmos flipflops에 대한 pmos 등 .. 아니

- Aarthi.

 

[Guest]

[No message]

 

[sar_1232000]

나는 셀 라이브러리보기의 설계도를 할 수 있도록하고 시뮬레이션할 수 있습니다.그렇지만, 나 또한 icfb에 레이아웃에서 자동 레이아웃을 사용하여 회로도 필요합니다.보기 레이아웃 그러나 이후이없는 도서관 세포 할, 그것은 작동하지 않습니다.

처음부터 마 flipflop - D와 당신이 필요로 만들고 레이아웃을 게이트가?대체 어떤가요?

- Aarthi.

 

[diemilio]

글쎄, 내 생각입니다 오스에서 라이브러리를 사용하여 당신은 어쩌면.그런데 당신은 라이브러리를 대응하는 자신의 의지를 사용하여 회로를 합성하고 다시,하지만 그건 큰 거래해야 않다.

내가 일반적으로 할 있습니다 :

합성 등 사용 Synopsys의 '디자인 컴파일러 (또는 알테라의 관두 ()에서 rtus, 멘토 그래픽스'ModelSim)

사용 케이던스의 만남 경로에 대한 장소 &.

에 거장 레이아웃은 수입 (당신이 icfb 전화), DRC는를 실행하는 회로를 추출하고있는 모든 조치를 사후 레이아웃 확인하기 위해 시뮬레이션 잘 노력하고 있습니다.

여기 웹사이트의 초고 집적의 오스의 링크를 클릭하십시오.당신은 TSMC의 0.18과 0.25 찾을 수있는 도서관을 위해 AMI는 0.5, AMI는 0.25, TSMC의

http://vcag.ecen.okstate.edu/projects/scells/

희망이, 도움

diemilio