external_delay 및 set_input_delay를 지정 관련 옵션

[zhipeng]

해당 블록에서만 1GHz 시계가 있지만, 모든 절반 nanosecond (1GHz 클럭의 긍정과 부정 모두 가장자리에서 변경), 어떻게 내가 (external_delay을 사용 (RTL 컴파일러) 및 set_input_delay를 사용합니까를 바꾸고 입력 신호가있다면 맨하탄 장소 및 경로)에 도구는 이것을 알아야하는가? 도구는 설치 시간을 확인하고 정확하게 시간을 보유하기 위해 ... external_delay의 기본값은 도구를 알려줍니다 그 시계의 긍정적인 가장자리에 상대적으로 입력 신호 전환 ... 또는 부정적인 가장자리에만

 

[zhipeng]

세트 clk_1 [define_clock - 기간 1000 이름 clk_1 CLK] external_delay - 입력 150 클럭 $ clk_1 - 이름 input_constraint1-edge_rise external_delay - 입력 150 클럭 $ clk_1 - 이름 input_constraint2-edge_fall [/ 디자인 * 포트 ports_in /에 * 찾기]를 [/ 디자인 * 포트 ports_in /에서 찾을 *] 알아낼 않는 동일한 입력 포트에 두 개의 제약 조건을 갖는 것은 ([/ 디자인 *에서 * 포트 ports_in / 발견]) 다른 이름으로 RTL 컴파일러는 입력을 고려한다면 포트는 클럭 (긍정과 부정 가장자리 모두)의 각 가장자리 후 150ps 변경됩니다. 시계의 긍정적인 에지가 0 인 경우, 즉, 150ps 및 650ps에서 해당 입력 포트 변경됩니다. 어쩌면 이것은 유용하지 않습니다. 어쨌든 시간을 끌지 않고 RTL 컴파일러 수정 프로그램 설치 시간에만. 나는 설치를하지 않도록, 장소 및 노선 동안 맨하탄의 제약이 종류를 지정하고 입력 포트에 제대로 시간 분석을 보유하는 방법이 필요합니다. 아무도 없어요?

 

[zhipeng]

set_input_delay-시계 [get_clocks {clk_1}] 0.150 [get_ports의 {*}] set_input_delay-시계 [get_clocks {clk_1}]-clock_fall 0.150 [get_ports가 {*에서}]-add_delay 두 번째 "set_input_delay"는 첫 번째를 덮어 쓰지 않습니다. 다음 만남은 긍정과 부정 가장자리 양쪽 후 150ps 입력 포트 변경을 고려할 것입니다.