-"DAC는 & SFDR

[Guest]

친애하는 모든
만약 내가 500MHz 이하 DAC는, 내 INL 및 DNL이 낮은 난 1LSB.When 난 측정 SFDR있습니다
얼마나 많은 신호 주파수와 CLK 주파수 프로젝트에 적합합니다?
예를 들어, 내 아날로그 신호 1MHz의, 내가 어떻게 입력합니까 무엇입니까?
왜냐하면 내 입력이 조절되지 않을 수도있습니다, 어떻게 HSPICE 내 입력합니까?
감사합니다.

 

[neter]

안녕 엔,

당신은 HSPICE 도구 및 DAC INL DNL을 측정하는 방법을 말씀해 주시겠습니까?

난, DAC는 조향하지만 Cruuent 설계 해요, 제가 INL 및 DNL 성능을 측정하는 건지 잘 모르겠구나.

진심으로 감사합니다!

 

[sunking]

참조 :
http://www.edaboard.com/viewtopic.php?t=129660&highlight=test

 

[Guest]

엔 썼습니다 :

친애하는 모든

만약 내가 500MHz 이하 DAC는, 내 INL 및 DNL이 낮은 난 1LSB.When 난 측정 SFDR있습니다

얼마나 많은 신호 주파수와 CLK 주파수 프로젝트에 적합합니다?

예를 들어, 내 아날로그 신호 1MHz의, 내가 어떻게 입력합니까 무엇입니까?

왜냐하면 내 입력이 조절되지 않을 수도있습니다, 어떻게 HSPICE 내 입력합니까?

감사합니다.

 

[neter]

친애하는 엔,

내 DAC는 8bits입니다.

날 레퍼런스에게 입력 테스트 광장 파도가 사진을 제공해 줄 수 있습니까?

진심으로 감사합니다.

 

[Guest]

neter 썼습니다 :

친애하는 엔,내 DAC는 8bits입니다.날 레퍼런스에게 입력 테스트 광장 파도가 사진을 제공해 줄 수 있습니까?진심으로 감사합니다.

 

[nathanee]

몇 가지 해결책이있습니다.
1.matlab에 사용하는 디지털 사인파 생성합니다.
2.Verilog를 이용하여, 다음에 이상적 ADC를 쓰는 디지털 사인파 생성합니다.이 경우에, 당신은 유령과 같은 몇 가지 시뮬레이터를 사용해야합니다.

 

[Guest]

[No message]

 

[Guest]

nathanee 썼습니다 :

몇 가지 해결책이있습니다.

1.
matlab에 사용하는 디지털 사인파 생성합니다.

2.
Verilog를 이용하여, 다음에 이상적 ADC를 쓰는 디지털 사인파 생성합니다.
이 경우에, 당신은 유령과 같은 몇 가지 시뮬레이터를 사용해야합니다.

 

[jiangwp]

내가 DNL 및 INL 장치에 대한 불일치라고 생각합니다.

그래서 DNL 및 INL했을 후 칩을 조작이 검사됩니다.

하지만 당신의 행동 HSPICE 모델과 DNL 및 INL받을 수있습니다

환경.pracitce 있음, 동작 모델과 matble에 의해 잘 살고있다

프로세스에 대한 불일치 모델입니다.

 

[ilter]

nathanee 썼습니다 :

몇 가지 해결책이있습니다.

1.
matlab에 사용하는 디지털 사인파 생성합니다.

2.
Verilog를 이용하여, 다음에 이상적 ADC를 쓰는 디지털 사인파 생성합니다.
이 경우에, 당신은 유령과 같은 몇 가지 시뮬레이터를 사용해야합니다.