CRC가 무엇인지 아무도 내게 설명할 수 있을까?

B

bigrice

Guest
CRC에 = 클럭 복구 회로

나는 그것을 실현하는 방법을하지 않습니다.

 
당신 클럭 복구 또는 둘 모두를 클럭 및 데이터 복구를 찾고 계십니까?당신이 입력으로 겪고있는 데이터 스트림의 종류는?

 
클럭 복구 회로를받은 데이터에서 클럭 신호를 추출한다.그것은 일반적으로 동기식 통신 시스템에 사용됩니다.그래서 그것은 데이터 스트림에서 클럭 파생 것이 쉬운 일은 아니지만 데이터는 항상 각 클럭 가장자리에 전이가되지 않습니다.PLL을하거나보고이 일을하는 데 사용됩니다.압축이 풀린 시계는 일반적으로 데이터를 다시 - 샘플이 사용됩니다.우리는 호출이 클럭 및 데이터 복구 (의 CDR).

 
CRC에 가장 자주 "순환 중복 검사"코드 탐지에
사용되는 (하지만) 전송 데이터 블록 비트 오류를 정정하지.

Google 검색 마십시오.

만약 당신이 정말로의 CDR, 주요 자일링스와 알테라는 FPGA의, 내장의 CDR - in을 체크 아웃하고 싶지.

그렇지 않으면 데이터의 종류에 따라 달라집니다.또한 Opencores.org의 USB 핵심 좀 봐.그것은 신호 오버와 크리스털을 사용하여 올바른 주파수에 의해 거의의 CDR의 일종이다.패킷이 짧은 경우, 이것은 모든 비트가 제대로 회복하지 않고도 사용할 수있는 이상적인 클럭 reclocked 것입니다.

또한 위상 고정 루프 감지기와 함께 Hogge 단계 체크 아웃.다시 Google 검색을 할

 
조금 자세하게 wyne에 tommasi 디지털 통신 시스템이 부여됩니다.지금도 클럭 신호에 존재하는 방법에 따라 달라집니다.그것을 시범 사업자의 형태로
될 수도있습니다.다른 방법은 유는 데이터 스트림과 같은 단일 출력을위한 출력 신호 두번 sinlgle 클럭 펄스 동안 인코딩 다릅니다.수신된 신호를 약간 지연 exored 절반입니다 soch 경우에

 
위의 코멘트를 너무 많이 주셔서 감사합니다!
난 지금의 CDR 더 적절한 설명이 될 것이라고 느꼈다.

디지털 디자인에 HDL을 사용하여 만들 수 있습니까?또는 그것은 아날로그 - 해결 - 유일하게해야하는가?

 
대부분의 모든 PLL은 클럭 복구 회로에 대한 몇 가지 책을 읽을 수 PLL.u의 일부 양식을 채택하고있다.

 
Bigrice, 당신은 아직도 당신이 어떤 종류의 신호를 설명하지 않았다.내가 좋은 대답을 얻을 수있는 유일한 방법으로 생각하여 해결하고자하는 문제를 설명하는 것입니다.그 모든 사건의 경우도 현장의 CDR을 커버하는 간단한 답을 얻을 큰이다.

 
또한, 언론 출판은 CRC라는 engeering 수첩 mosting입니다

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
TCP / IP를, 당신에게서 그것을 배울 수있는 모든 문서를 소개합니다.
있다면, 어떤 질문이 내게 메일을 ...

 
의 USB에 CRC를 여기 sime이다 정보
이 기능이 도움이 될 것이라고 희망을
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 
CRC에 = 주기적 중복 검사
의 CDR = 클럭 데이터 복구
의 CDR 뒤에 기본 개념은 전송된 데이터 클럭에서 추가 정보를 제거하고 데이터에서 reciving 끝에 클럭 복구에만 전력을 줄이기 위해

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top