CMOS 고속 아날로그 광고를 디자인하는 방법

A

andy2000a

Guest
VCC = 3.3V ~ 12V, 그리고 볼트 = 500mv, delaytime <5ns와 입력 펄스 신호 <10ns, 어떻게 고속 comparate를 설계하는 래치에 대한 클럭 신호를 비교? 어떤 토폴로지하는 옷은? 2_stage 또는 foldcascode? 나는 2 단계는 작은 영역이라고 생각하지만, 속도가 느립니다 ... 감사합니다
 
그건 그렇고, 우리는 2 단계를 사용하는 경우 오파 -> 비교기 우리는 지연 시간 <20ns를 만날 수 있습니다 .. 나는 2 단계 오파가 다른 것보다 쉬운 디자인이라고 생각 ..
 
접힌 cascode, 전류 비교기 및 연결된 디지털 인버터 시리즈 : 필자의 경우는 다음과 폭포를 사용하여 필요하다고 생각.
 
적은 있도록 재생 (히스테리 시스) 비교를 사용하는 2 단계의 비교 속도에 있습니다. 그것은 히스테리 시스와 comparators의 세부 사항을 설계 앨런 & hollberg의 "CMOS 아날로그 회로 설계"를 참조할 수 우에게 아주 빠른 speeds.u을 줄 수
 
나는 preamplifier을 추천하고 래치 회로 뒤를 것입니다
 
2 단계 간단한 opamp 및 인버터 드라이버 출력. 래치 회로는 어렵다 추가합니다
 
VCC = 3 대 3 -> 12V! 확실?? 이것은 CMOS에서 불가능합니다!
 
간단한 preamp 2 인버터는 요구 사항을 충족합니다
 
당신은 클록 신호를 사용하지 경우 래치 ckt를 사용하지 마십시오
 
이보게들 - 게시물은 개인적으로 12V의 게이트를 볼 수 있는지 여부, comparators 얘기가 아니야. 나는 5V, 16V, 그리고 매우 자주 사용하는 30V 게이츠와 프로세스를했습니다. 당신들이 계속 찾고 좋습니다. 앤디의 질문에 다시 .... 마술은 빠르게하기 위해 (내부) 전압 스윙이 작고 유지됩니다. 현재 비교기 스타일 OK이지만, 그들은 매우 느리게됩니다 다른 VDD - GND를 치지 수 있도록 노드를 클램프. 나는 3 낮은 게인 (10 이하) 다음 비교 앰프 (저항으로 출력), 높은 전압을 낮은 전압 변환기의 계단식 생각입니다. 최종 출력은 인버터 것입니다. 트릭은 0 - VDD로부터 인버터의 게이트를 운전해야하지만, 마지막 비교 단계의 출력은 아마도 0 1v입니다. 당신은 레벨 변화 플립 두 NMOS를 사용할 수 있지만 그것이 충분히 빨리 될지는 모르겠지만. 당신은 아마 2 3ns의 비교 앰프를 통해 얻을 수 있지만, 출력 인버터를 운전하면 참을 수 없을 정도로 느려질 수 있습니다. 리튬 도서는 CMOS (ckt DSN, 시뮬레이션 및 레이아웃)는 2ns 수준의 변화를 가져올 수 없다면 당신을 위해 작동할 수 10ns 비교기 있습니다.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top