Bandgap 참조 (출력 전압 편차)

M

mike_bihan

Guest
일반적으로 우리가 bandgap의 출력의 방정식 :

Vref = 케이 * Vtn vbe

일반적으로, 케이는 저항과 BJTs의 비율로 구성되어있습니다.그러나, vbe the BJT의 관련되어, 현재는 저항 값을 관련이있다.

왜 거기에 저항 값 변동에 대한 우려가있다?
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 
난 그 erramp의 출력을 제어하는 현재의 싱크대, 다음으로 현재 싱크대 R2에 다음의 R의 variation.that
'취소 갈 생각 내 의견
s
 
실제로, 현재 (의 R1에 의해 결정의 절대적 가치) bandgap 출력 전압에 영향을 미칠 것이다.그러나 그것은 두 번째 순서 효과.저항을 변경하는 경우 / - 10 % (IC에서 프로세스에 대한) 전형, 출력 전압만을 변경됩니다 / - 주마 (1.1) * Vt = / - 2.5 mV.
그러나인가 및 베타 트랜지스터에의 확산을 더 편차 줄 것이다.

군장

 
내가 저항의 가치에 대한 의존성을 갖고있을 것.그래서 높은 - 정확성 bandgaps, 괜찮 - 저항 조정이 필요하다.

 
정확한 기준에 전압이 유일한 저항의 비율에 따라 달라집니다.

 
Qutang :

당신 Vref 연구의 독립이라고 생각하는거야?
자세한 세부 사항을 제공할 수 있도록하는 경우.

사실, 난 군장에 동의합니다.

 
하하 - 당신들 이런 것들을 ..
일을 시작하는 데 필요한 수학대부분의 경우, 그것을 밖으로 씻어.예를 들어 : 1.2으로 모든 저항을 곱하면.지금 현재 ptat 20 %는 이전에 생각보다 덜하지만, 무엇 Rgain 이전
= 생각> 1의 120 %입니다.

일단 프로세스를 걱정하기 시작 유사 현실에서, 우리는 bandgaps로 트림 회로를 추가합니다.하지만 - "당신은 몇
% 이내 트림없이 무승부를 얻을 수 있어야한다"bandgap, 가자.

 
귀하의 설계에서이 질문을 고려해야합니다.귀하의 설계 성능을 얻을에 저항의 다른 유형을 선택할 수있습니다.

 
누군가 Vbg 편차를 최소화하는 방법을 현재의 가치에 적합한 PTAT ckt의 편견을 선택할를 설명할 수 있나요?

게다가, 만약 온도 저항 계수, 어떻게 유사 낮은 것으로 간주 Vbg에 미치는 영향을 무엇입니까??

사전에 어떤 의견을 주셔서 감사합니다 :)

 
누군가 Vbg 편차를 최소화하는 방법을 현재의 가치에 적합한 PTAT ckt의 편견을 선택할를 설명할 수 있나요?

게다가, 만약 온도 저항 계수, 어떻게 변형에 미치는 영향을 Vbg 낮은로 간주됩니다??

사전에 어떤 의견을 주셔서 감사합니다 :)

 
the bandgap 회로에 대한 질문 :
무슨 문턱 전압은 NMOS 트랜지스터가?
NMOS 게이트 - sourse 전압 온도 범위 다이오드의 전압 미만이어야합니다!

 
인용구 :

일단 프로세스를 걱정하기 시작 유사 현실에서, 우리는 bandgaps로 트림 회로를 추가합니다.
하지만 - "당신은 몇 % 이내 트림없이 무승부를 얻을 수 있어야한다"bandgap, 가자.
 
the 트리밍 저항 제너 다이오드 전압 다이오드를 사용하여 항상 몇 회사가 좁은 금속을 사용 tied.a

 
이 bandgap 회로 전압 모드에서와 건설로 온도가 너무 의존하는 저항 the temp는 bandgap 회로의 계수에 영향을 미치지 않습니다.전류 모드 bandgap 사용되는 경우 이러한 문제가 취소 될 수있습니다.

 
그것도 그 Vref의 부하, 부하의 경우는 IP - P는 banggap에 영향을 미칠 것으로 우려해야 4ua, 어떻게 오른쪽 quisient the
bandgap 무대의 출력 전류를 얻는 것입니다?

 
이 회로에는, 시작 - 회로를 오른쪽에있다.누구도 논할
수 있고이 어떻게 시작 - bandgap 회로에서 회로의 작동을?그리고 거기에 전원 - 회로를 무엇입니까?이없는 경우 전원 회로 -, 다운이 시작 - 최대 회로를 시뮬레이션하는 방법?

 
귀하의 bandgap 방정식에서, 케이 = R2/R1 * 하냐구요 (n)이 여기서 n 양극성 사이의 비율입니다.그래서 당신들의 저항의 유사 사건에 당신의 레이아웃에서 귀하의 저항과 일치했습니다 무관합니다.

 
시동 회로가 작동합니다 :
처음에는 너무 M6의 R3 M6 게이트 풀다운 것이다 꺼져있습니다.그래서 게이트 호 M5의 높은 호 M5를 켤 것이다.이 M1은, M2를, 현재의 모든 소스가 시작됩니다 bandgap 흐르는 전류
때문에 시작
M3는 그렇게 게이트를 가져옵니다.일단 Vref를 올 것이다 및 회로 자기 크지만입니다.
M6는 훨씬 후, 상단 호 M5를 스위칭 다이오드 M6에서
P tranistor 연결되어 있으므로 sttronger입니다.

파워 다운 신호를 연결 P 트랜지스터 다이오드로 추가됩니다.대신, powerdown에 connetced되며 게이트에 연결된 다이오드의 제작.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top