Alu 주파수

R

rajakash

Guest
안녕 친구 ..

초보자 오전, 내가) 한 사업부를 Alu은 내 project.in 문신 제가 구현 또한, subtarction, 그리고 곱셈 division.using 또는 mul 제어 신호를 오전 하위 작업을 선택 (추가,,. 내가 쓴 testbench도.

나의 의심은 .. 기간 CLK 1 단지 또는 어떻게 작동 하나의 어떤 또는 Alu 내 실행을 위해 전체 기간을 계산 주파수를 내 ALU.am 사용 CLK를 signal.i들이 원하는대로 계산 CLK의

pls 도움을 날 ..

 
디자인 게다가 네, freuquency는 hardware.you 특정 의해 결정의 설계에 많은 표적으로 삼아야 먼저 빈도를 factors.To 계산하고 싶지 필요를 결정하는 FPGA를 디바이스 \ 가족 \ speedgrade \ 크기 \ 등 (또는) ASIC의 사용합니다.
당신이 업체위한 FPGA 수있는 합성은의 당신의 design.Today 대부분의 분석을 정적 타이밍 않는 디자인을 당신에게 STA 도구는 없을 거라 시계 제약 조건에 대한 다른 타이밍 calculations.If 귀하가 제공 제공 빈도 작업을 정교한 EDA의 자동화 도구를 얼마나 만족스럽게 그것이 느슨하게으로 달성했습니다 (또는 안) 타이밍이라고 goals.The의 차이.

안부 ..

 
안녕하세요

클럭 사이클 이내에 논문 사업부와 일,에서 가장 multiplications, 또한, 뺄셈 같은 작업을 수행할 수 있습니다 얻을 모든 산술의의 FPGA가.

혹시 나한테 연락을 필요 주저하지 말고, 세부 사항을 더.

, 안부

북아 일 Muralidhara
MSRS, CRL에 - BEL

 

Welcome to EDABoard.com

Sponsor

Back
Top