ADC의 S / N에 대한 질문

U

uladz55

Guest
그것은 S / (N + D)가 16 비트 SAR ADC를위한 AD7686 89dB입니다 아날로그 디바이스 게시판에서 다음과 같습니다. 어떻게 가능 한가?
 
이론적 제한은 6.02x16 1.76 = 98.08 dB이다. 진짜 ADC는 항상 낮은 가치를 제공합니다. 왜 놀란거야?
 
안녕하세요,이 공식을 알고. 그것은 무엇을 의미합니까 - 낮은 가치를? 디자인은 어떤 경우에 사양을 보장해야합니다. 그래서, S / N> = 98dB?
 
두 값 사이의 차이는 왜곡을 의미합니다 첫 번째 가치의 중요한 D입니다. 변환기의 일부 중요한 비선 형성은 분명히있다.
 
수식은 D를 고려 wirhout SNR을위한 - 단 양자화 잡음이다> 왜곡은 그 SNR 방정식 .. 98dB로 간주됩니다. 일반적으로 실용적인 가치는 작은 것입니다. SNDR는 SNR보다 더 작은 것입니다.
 
제가 표시된 수식은 양자화 잡음으로 인해 이상적인 ADC의 신호 대 잡음 비율입니다. 리얼 ADCs 그 꼭대기에 있고, 더 많은 노이즈 (열, 깜박임 ...) 또한 일부 왜곡. 그래서, 신호 전력 및 다른 모든 전원 (양자화 잡음 + 잡음의 다른 소스 + 왜곡) 사이의 비율 - SNDR 물론 작습니다. (기본적으로 당신에게 이상적인 ADC 같은 SNDR을 가지고,이 것이 비트의 개수를 알 수 ENOB = (SNDR - 1.76) / 6.02 : 그것은 "비트 효과적인 수"(ENOB)로 불리는 매개 변수를 정의하는도 많습니다 이상적인 ADC SNR = SNDR에서). 이 경우에 당신은 ENOB = 14 비트 있습니다. 이 매개 변수는 실제 ADC가 가장 이상적인 경우에서 얼마나 멀리의 좋은 표시를 제공합니다. 감사합니다
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top