ADC를 사랑하는 모드 -> 일반 모드

[voho]

안녕 모두,

내가 - D12 & 마를 사용 ADC의 ADS5440과 함께 13bits 출력 LVDS (/ - D12 /) 쌍이 FPGA를에 연결되어 있습니다.

그것은 s의 가능성과 FPGA를 연결하는) - D12 마 공통 모드 (ADS5440 출력이 ADC는 ADC를 사용하는 일이 내가하는 경우.UCF에서 도구 파일 자일링스의 내가으로만 사용 핀을 마 - 합성하는 동안에>의 D12을 할당.
감사합니다

 

[Guest]

[No message]

 

[karesz]

안녕하세요,
경로를 같이 Diff 것이다 나는.LVDS - 버스) 모드로 종료를 올바르게 일반 및 귀하의 피드 곧로서 비대칭 (FPGA를 신호로

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />내가 뭘 더 해달라고; 신호를 가지고 작품을 with_HALF OF_ LVDS의 FPGA를 범위 너무 작은 감지?!그 했나요 라인 리시버 입력을위한 몇 가지 그래?
케이