ADC를하는 방법 특별 행정구에서 비교기의 해상도를 높이는?

[pz5921087]

안녕하세요, 12 비트 및 2kS / s의 속도와 특별 행정구 ADC를 설계입니다. 구조는 일반적으로 간단합니다. 하지만 비교를 (preamp + 걸쇠 + 버퍼) 고려 때, 그것은 단지 약 5mV 전압 차이를 느낄 수 없습니다. 12bit ADC가에서는 방법이 비교기의 해상도를 높일 수 있도록, 0.3mV 전압 차이에 대한 이해가 필요? 그림 아래에 제 비교기 회로입니다 【URL = http://images.elektroda.net/64_1299143429.jpg]에 [을 / 그림] [가 / 홈페이지] http://images.elektroda.net/64_1299143429_thumb.jpg [그림]

 

[JoannesPaulus]

당신은 예를 들어 여러 preamplifier 단계를 계단식 또는 간단한 전류 미러로드 대신 교차 결합 하중을 추가하기위한 귀하의 preamplifier에 이득을 추가해야합니다.

 

[love_analog]

이득은 오프셋에 도움이되지 않을 수 (후속 단계를 일으키는 것들입니다 않는 오프셋). 한 가지 방법은 이러한 자동 등 상관 이중 샘플링을 제로로 기술을 사용하는 것이다