ADC는 S / H 조 오버 샘플링 회로가 필요합니까?

E

ee484

Guest
안녕하세요,하지 델타 - 시그마 ADC는 S / H 조 회로가 필요합니다?(이산 시간)

좋은 참조가?

 
아니, 닌텐도 DS는 이미 회로 입력 신호의 샘플링입니다.

 
만약 explicite S / H 조 또는 T / H 조 무대가 필요합니다 그것은 회로에 따라 달라질 수있습니다.추상 신호 처리 분석에서, 입력 신호의 샘플링, 이산 시간 DS 모듈 레이터와 어쨌든 묵시이다.그래서 난 동의합니다.

 
그게 AAF 필요하지만뿐만 아니라 S / H 조 동의??
누구나 종이를 추천해 줄 수 있어요 / 논문은 DS 변조기 s입니다 / H 조 사용합니까?

 
is often shown as first stage in a discrete-time DS ADC block diagrams.

알아요,하지만 explicite S / H 조와 회로 기억 나지 않는 시간이
종종 이산 시간 DS ADC의 블록 다이어그램에서 첫 번째 단계로 표시됩니다 샘플링.

.

이 경우의 예를 들어 Rabii / Woley 낮은 디자인 전압, 저전력 시그마 - 델타 모듈 레이터입니다.실제로 그들의 실험 회로 구현에 사용되는 두 개의 입력 신호 중 하나와 하나의 피드백을위한 첫 단계로 차등 사우스 캐롤라이나 통합하고있다.

, as I mentioned.

내가 말하는 DS의 회로의
예를 들어 이미 입력 신호의 샘플링인데,.a S/H, if you like.

회로 설계의 관점에서, 내가 말할 것이라고의 S / H 조 생략 무대,하지만 만약 당신처럼, 사우스 캐롤라이나 통합 업체는 S / H 조이,
말 수도있습니다.

 
스위치 커패시터 회로 샘플 신호가 이미.나는 그것의 S / H 조 스테이지 필요가없습니다 같아요.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top