S
sridar
Guest
안녕 모두,
내가 FPGA의 부드러운 결정을 비터비 디코더를 구현합니다.난 이미 하드 결정을 디코딩 구현 자일링스 FPGA 디자인을 잘 작동합니다.우리는 "지역을 줄이기 위해 경로를 통계를 정상화하기 위해 필요한 높은 비트 취소 회로"시행하고있다.
이제, 난 부드러운 결정이 난 내 코드 BMU과 ACS 모듈을 변경해야하는 디코딩을 구현합니다.
그 날 그 부드러운 비터비 결정에 사용될 수있는 정규화 기법 걱정되는 한가지.이후 유클리드 거리를 계산 음수가 여러 번 발생합니다, 난 "그 사용이 높은 비트 취소 회로"을 사용할 수없습니다 힘든 결정이다.그래서 정규화 기법이나 방법론, 난 부드러운 결정 비터비에서 ACS는 블록을 구현하기위한 무엇을 사용할 수있습니다.
모두 감사합니다!
내가 FPGA의 부드러운 결정을 비터비 디코더를 구현합니다.난 이미 하드 결정을 디코딩 구현 자일링스 FPGA 디자인을 잘 작동합니다.우리는 "지역을 줄이기 위해 경로를 통계를 정상화하기 위해 필요한 높은 비트 취소 회로"시행하고있다.
이제, 난 부드러운 결정이 난 내 코드 BMU과 ACS 모듈을 변경해야하는 디코딩을 구현합니다.
그 날 그 부드러운 비터비 결정에 사용될 수있는 정규화 기법 걱정되는 한가지.이후 유클리드 거리를 계산 음수가 여러 번 발생합니다, 난 "그 사용이 높은 비트 취소 회로"을 사용할 수없습니다 힘든 결정이다.그래서 정규화 기법이나 방법론, 난 부드러운 결정 비터비에서 ACS는 블록을 구현하기위한 무엇을 사용할 수있습니다.
모두 감사합니다!