5 대 32 라인 3-8 라인 디코더와 디코더

F

fm_com_28

Guest
친애하는, 나 같이 네 3 소유주 - 8 라인 디코더 디코더와 5 대 32 라인을 구축하고자하는 2 대 4 라인 디코더와 사용할 수 있습니다.
 
너가 5 입력 라인을 가지고 있고 당신은 출력 라인 이제 줄을 d0 최하위 d1 D2는 d3 d4 MSB가 d3와 d4에 연결 아르 알려 야지 2 - 4 라인 디코더 d0 연결, d1, 그리고 D2는 모든 3 대 8 라인 디코더하는 방법 1. 2 대 4 라인 디코더의 연결 이제 출력은 첫 번째 출력은 첫 3 대 8 라인 디코더가 사용하게되는 등 3 대 8 라인 디코더의 핀을 활성화됩니다. 그것은 3 대 8 라인 디코더의 32 출력하여 필요한 출력을 다시 시도 아르 그게 전부 당신과 자기 u는 배선이 필요하면 여기에 게시할 수 있습니다. 이것이 도움이 되었습니까 있으면 버튼을 도와 눌러 잊지 마세요.
 
우리가 어떤 인버터를 바꿔주지 않으면 내 친구가 아직 제대로인가?
 
[인용 = nikhilele] 여기 회로가 작동하지 않습니다, [/ 견적]에 nikhilele 개략도입니다! 바닥 세 IC를 ABC 방송 라인이 연결되지 않습니다! 그리고 마지막 IC는 전혀 관련이! 여기 설계도 수정되었습니다. 당신은 또한 지난 IC에서와 게이트 대신 (7404)에 인버터를 사용할 수 있습니다. 그런 경우에 G1은 D3 및 D4 거꾸로 G2A에 연결할 수 있습니다. 편집 :이 스레드를 통지하지 않았 오 거의 3 살입니다! 어쨌든 : D 조
 
선생님, 어떻게 이것이 10-1024 디코더를 만들기 위해 확장하는 것인가? 4-16 디코더를 사용 가능있을 것인가?
 
[인용 = cerberus_14] 선생님, 어떻게 10-1024 디코더를 만들기 위해 이것을 확장할 것인가? 이산 IC 개발보다는 그것에 대한 CPLD 나 FPGA를 사용하는 나는이 제안하는 것이 가능가? [/ 인용]를 4-16 디코더를 사용하는 것입니다
 
안녕 비교기! 방법에 대해 6-64 디코더?? 감사합니다!
 
[인용 = hyuugapatik] 안녕 비교기! 방법에 대해 6-64 디코더?? 감사합니다! [/ 인용] 그 행할 수있는가. 당신은 그들이 16 필요합니다. 하지만 나는 어떤 이산 6-64 디코더 IC를 보지 못했!
 
[인용 = fm_com_28] 친애하는, 난 2 대 4 라인 디코더와 활성화합니다. [/ 견적]와 사 3 - 소유주 - 8 라인 디코더 디코더와 5 대 32 라인을 구성하려면
 
낸드 또는 NOR 게이트를 사용하여 5-32 비트 디코더를 구성에 나를 도와 이탈리아 포텐차. Plz 도움이
 
[인용 = mtechvlsi] 이탈리아 포텐차 낸드 또는 NOR 게이트를 사용하여 5-32 비트 디코더를 구성 나를 도와줍니다. Plz 이것은 당신이 그것을 구현하는 방법입니다 [/ 견적]을 도와줍니다. 아주 쉽게, 그렇죠? : D 조
 
그래, 고마워 친구, 난 2-4과 3-8 디코더를 사용하여를 통해 구현되었다. 난 u는 노어 로직 designin 5-32 비트 디코더를 도와 되새김질요 통해 UR면 다시 도움이 필요합니다.
 
[견적 = mtechvlsi] 나는 2-4과 3-8 디코더를 사용하여를 통해 구현되었습니다. [/ 인용] 내가 무슨 짓을 한거지 그게 전부 있습니다. 여기에 노어 게이트를 사용하여 구현한 것입니다. 을 클릭하면 도움이 답장을 찾으면 버튼을 "나 도움이."
 
모든 1 u를 감사 통해 UR의 의례하지만 난 4월 3일부터 8일까지 decodern 없음 1월 2일에서 4일까지 deocder deployin했다. 난 역시 다른 곳에서 연결하려면 위의 상자의 연구 끝에 다시의 IP 회선 경우 4m 3-8 디코더 물어보고 싶었어요? 두번째 상자에 똑같은 거?
 
그들은 아니 그냥 입력하고 있습니다. 아니 다른 곳에서는 연결되어 있습니다. E는 A는 최하위이고 MSB가있다. 그 매트릭스 연결 이후, 당신은 오직 한 3-8 한 2-4 디코더가 필요합니다. (4m =부터 = IP를 입력)를 여기에 SMS를 / 텍스트 형식 언어를 사용하지 마십시오. 그것의 하드를 읽을 수 없습니다.
 
[URL은 = http://images.elektroda.net/96_1254219790.gif] http://images.elektroda.net/96_1254219790_thumb.gif의 내 프로젝트를 [을 / 그림] [/ URL을] [그림]에 다양한에서 비교기 6T SRAM을 구현한 것입니다 SNM, DRV, RM은 & WM 분석을위한 기술입니다. 일차가 할 일은 내가 & 읽기, 쓰기 작업은 내가 접속 비율 세포 비율 및 당기의 계산하고 싶은 것을 의미합니다. 그럼 난 그러니 제게 최대한 빨리 응답을 내가이 프로젝트를 & 또한 회로 diagram.I 입력 및 출력이 circuit.plz 응답 내의 혼란 스러워요 다하겠습니다 그게 어떻게 보내주시기 바랍니다. SNM, DRV, WM & RM은 분석을하고 싶어요 .
 
어느 날 그 prechage의 ckt와 나는 같이 한 tcam을 자극할 필요가 감지 증폭기와 tcam 세포의 간단한 회로를 줄 수있는 매우 급한 cell.Its과 necessary.Plz은 최대한 빨리 응답을 제공합니다.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top