47분를 참조하는 방법의 CMOS 회로 설계가?

K

Katrin

Guest
안녕하세요,

나는 전압 레퍼런스를 제공하는 레퍼런스의 CMOS 회로를 설계합니다.

그래서 내가 어떻게 어떤 온도에서 등등 indepent입니다 바이어스 회로 설계를 수 있다고 생각하는 거지?
Katrin에 의해 2007년 6월 16일 20시 8분에 편집한 마지막으로, 1 시간을 편집한 총

 
하지만 내 프로세스 바이폴라 트랜지스터를 제공하지 않습니다
그것 bandgap 레퍼런스 회로처럼 항상 바이폴라 트랜지스터 다이오드의 역할을 필요로 사실 것 같다?
그것의 CMOS 트랜지스터에만 bandgap 레퍼런스 회로 구현이 가능한가요?

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="중립" border="0" />
 
내가 본 웹 U 도울 수있을 것 같아요
http://www.designinganalogchips.com/
U 다운로드 책을보다 이쪽 n "디자인 아날로그 칩스에 가서"통해 UR 문제를 해결할 수있는 더 많은 mayb U 읽어보십시오.행운을 빕니다!

 
Katrin 썼습니다 :

하지만 내 프로세스 바이폴라 트랜지스터를 제공하지 않습니다

그것 bandgap 레퍼런스 회로처럼 항상 바이폴라 트랜지스터 다이오드의 역할을 필요로 사실 것 같다?

그것의 CMOS 트랜지스터에만 bandgap 레퍼런스 회로 구현이 가능한가요?
<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="중립" border="0" />
 
Katrin 썼습니다 :

하지만 내 프로세스 바이폴라 트랜지스터를 제공하지 않습니다

그것 bandgap 레퍼런스 회로처럼 항상 바이폴라 트랜지스터 다이오드의 역할을 필요로 사실 것 같다?

그것의 CMOS 트랜지스터에만 bandgap 레퍼런스 회로 구현이 가능한가요?
<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="중립" border="0" />
 
당신 paracitic BJT처럼 뭔가를 양념 파일이나 기술의 파일을 검토하려고 측면 PNP는 뭔가.

 
그것에 대해 걱정하지 마십시오.아무 문제가 어떤 프로세스를 사용.그것은 생성하실 수있습니다.
만약 CMOS 프로세스를 사용, 그 옆 BJT를 사용하여 생성할 수있습니다.
만약 당신이 아무런 문제가있어 BiCMOS 공정에 사용.
왜냐하면 자연 BJT 모델이 포함됩니다.

 
도서 필립 알렌에 의해 (의 CMOS 아날로그 설계)를 통해 이동하십시오.U 1V 미만의 하위 작업을 얻을 수있습니다.

 
모든 비교기 P는이 / NWELL 다이오드.이러한 KT는 - 기본 - 세포를 생성하는 데 사용됩니다.대부분의 설계 8 / 1이나 15 / 1 다이오드 배열을 사용합니다.문제는 PMOS 입력 무대 opamp 그래서 현재 규제하는 데 사용됩니다 그런 volatge 차이 KT는 루프 0입니다.만약 거기 그것 bandgap 전압의 전압 변화로 볼 수 쌍의 PMOS를 보였다.

경우 P는 / NWELL 20 또는 더 낮은 10의 베타 버전이 낮은 것이다 측면 PNP는 바이폴라 트랜지스터로 사용할 수있습니다.하지만 그것에 대해 0.9-0.95 방출 전류는 P에서 나타납니다 컬렉터 뜻.그 저항을 삽입하는 방법에 대한 중간 5-8의 증가가 충분하다.그럼 PMOS 입력 무대 장치의 크기가 훨씬 작아 bandgap 전압 이하 공정 dependend이 만들 수있습니다.

프로세스 모델링 및 CAD 데이터에서 추출 가능한 한 같은 회로를 금지합니다.하지만 대부분의 프로세스 thet 기능이있습니다.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top