3 신호 생성기에 의해 주파수 분할을 설계하는 방법

[drewnity]

안녕! 저는 현재 "디지털 통신을위한 FPGA 기반의 신호 발생기 '내 프로젝트에서 일하고 있어요. 너무 확실히 3 출력으로 나눈 주파수를 얻는 방법. 어떤 아이디어가 있습니까? 내 FPGA를 설계하는 블록 다이어그램을 사용하고 있습니다. 어떤 제안? 감사

 

[vhdl4u]

기본적으로 당신은 그것이 0, 1 및 2를 계산 카운터를 생성 neead. 그래서, 당신의 2 비트 카운터 출력 / 3입니다. 지금, PL. 그 출력이 50 % 듀티 사이클을 가지고하지 않습니다. 그런 다음 50 % 듀티 사이클이 필요한 경우 더 많은 회로가 필요합니다.

 

[user_asic]

왜 DCM을 사용하지?