3으로 AHDL

[ThaiHoa]

만약 제가 8.33MHz 주파수 25MHz 주파수를 얻기 위해 AHDL 또는 Verilog HDL을 사용하면 어떻게 할 수 있었 싶어

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="슬픈" border="0" />

 

[Guest]

안녕,
단순히 클럭 posedge 블록 @ 항상 어디를 0에서 2로 (clock_slow
= ~ clock_slow) 다음 토글 clock_slow an reg 계산합니다.

이제 당신의 8MHz의 클럭으로 clock_slow 사용할 수있는 ...

안부
도롱뇽

 

[davorin]

도롱뇽 쓴 :

안녕,

@ 단순히 클럭 posedge 블록은 항상 어디를 0에서 2로 (clock_slow = ~ clock_slow) 다음 토글 clock_slow an reg 계산합니다.이제 당신의 8MHz의 클럭으로 clock_slow 사용할 수있는 ...

 

[Guest]

자일링스는 그것에있는 응용 프로그램 noet있다.
유 그것을 사용하여 많은 이상한 주파수를 생성할 수있습니다.
닭의 무릎

 

[Guest]

내가 실수에 대한 마일 유감`

<img src="http://www.edaboard.com/images/smiles/icon_redface.gif" alt="당황" border="0" />시계 Divider 50/50 의무와
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 

[Guest]

왜 안 감압 파일 - Ndiv_v1.zip합니다.

 

[dragon_boat]

누가 파일을 압축 해제 할수있습니다?
난 winrar3 사용할 수있습니다.

 

[Guest]

난 (www.7zip.org)의 압축을 사용하는 7zip 윈집 아카이브에있는 오류를보고했습니다.

 

[Arthurzss]

난 윈집 9.0 사용, 그리고 그것을 압축 해제 할수있습니다.

 

[mc_navman]

만약 당신이 (직접 디지털 Synthisis DDS 사용할 수있는 소스에서 어떤 주어진 주파수를 잡아 주길 바라네.) 만약 당신이 이미 PLL은 안해 봤어요 그것이다.만약 그렇다면 당신은 거기에 보드에 일부 문제가 해결되어야 사이클론 PLL을 정말 알다 AHDL 언급하면 ltera @ 부품을 사용하는 것으로 간주합니다.
DDS 위상 지터의 생각이 숫자 지터 문제가있는 것이 몇 가지 심각한 문제가있다.

 

[silencer3]

ST 마이크로 거기에서 PDF 괜찮 - 가전이다.참 맞있는 메모와 함께 시계를 분할하는 방법을 50 % 듀티 사이클하고 홀수 번호와도 나눌 수있다.시계 구분선 파일 네트를 검색 PDF 호텔 일까지.이 하나의 특허이다.

 

[Guest]

silencer3 썼습니다 :

ST 마이크로 거기에서 PDF 괜찮 - 가전이다.
참 맞있는 메모와 함께 시계를 분할하는 방법을 50 % 듀티 사이클하고 홀수 번호와도 나눌 수있다.
PDF 제품 성 클럭 분할기 파일을 검색에서 net.
이 하나의 특허이다.

 

[Guest]

[No message]

 

[silencer3]

tar 파일을 다운로드하고 설치합니다.두 pdf 파일 뛰어난 클럭 방법을 나누어주고받을즐기다
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요