22nm 될 수있는 채널 길이에 대한 여러 가지 이유가 있습니다, 35nm, 70 나노 미터 등은 무엇입니까?

[bsbs]

22nm 될 수있는 채널 길이에 대한 여러 가지 이유가 있습니다, 35nm, 70 나노 미터 등은 무엇입니까 왜 제조 제약 이외의 이러한 특정 번호?

 

[jeffrey samuel]

무엇에?????

 

[bsbs]

MOSFET에의

 

[erikl]

[URL을 = "http://www.edaboard.com/thread261971.html"] 참고이 스레드 [/URL]!

 

[bsbs]

[견적 = erikl, 1124048] 제조가 아닌 다른이 스레드 [/URL] [/ 견적] 이유가 다른 유물인가 [= "http://www.edaboard.com/thread261971.html은"URL]을 (를) 참조하십시오!

 

[erikl]

[견적 = bsbs, 1124062]? 제조 이외의 다른 이유가 다른 유물 [/ 견적]별로 유물인가. 비용.

 

[Colbhaidh]

그 유일한 프로세스 및 장치 모델에게 파운드리 제공합니다 일반적 때문입니다. 이는 각 세대의 장치 모델을 설정하는 파라미터 추출을 할 시간과 돈을 상당한 금액을. 그래서 너무 많이 제공하는 것은 이해가되지 않습니다. 당신은 아마 180nm 130nm와 90nm 알고 있습니다. 당신이 아마 들어 본 적이 없어하는 것은 물론 150nm, 110nm, 100nm 및 IDMs는 내부적으로이 있는지 80nm에서 프로세스를 설립하고 있습니다. 150nm은 130nm 해결 할 수 아니었다 같은 리소그래피 장비를 사용하여 180nm에서 짜이었고, 팹에 더 추가 자본 비용 다이 크기를 축소하는 방법 때문에. 90nm는 UV 리소그래피 파장의 새로운 유형을 요구하고 매우 비쌌습니다. 따라서 130nm fabs 120, 110 및 100nm에서 조르기 기술을 개발하지만 그들에 대해 듣고 이해 못해.

 

[jeffrey samuel]

"칩에 장착되어 트랜지스터의 거절 배로 년의"규칙이 크기 결정에서 좋은을 보유 않습니다

 

[Baas Rietrot]

[견적 = 제프리 사무엘, 1,124,554] "칩에 장착되어 트랜지스터의 거절 배로 년의"규칙이 크기 결정에서 좋은 상태 않습니다 [/ 견적]이 법은 실제로 의하면 트랜지스터의 수가됩니다 더블마다 이년 . 기간은 종종 18개월로 인용되고,이 칩으로 법을 장착 인텔 경영진의 진술 때문입니다 성능 더블링 . 무어의 법칙은 여전히​​ 마찬가지입니다. 22nm 공정과 인텔이 발표 한 3D 구조, 법은 오랜 동안 진정한 남아있을 것입니다.

 

[jeffrey samuel]

내가 한 검색어가 우리가 병렬 코어 작품에 대한 이동 여부 또한이에 남아있을 것입니다

 

[Baas Rietrot]

병렬 코어의 일부입니다 기능 (18 개월) 에서 그러나 병렬 트랜지스터의 복제 (문 등이 트랜지스터로 만든)에 도움이 될 것입니다.