2009년

[rfndmw]

전 LO에서는 소스에 대해 진저리가 났음은 믹서 설계되어있다.시뮬레이션 결과는 괜찮지만,하는 문제는 실제 FET는 장치입니다 4 터미널 즉
2 소스 단말기를 담고 있고, 지금은
만약 내가 한 소식통은 터미널과 접지 반대 소스 그러면 나는 LO .. 적용되는 순간은 트랜지스터 주먹다짐을 LO 적용 dnt knw 와트 그래서 다른 소스 터미널과 함께 할 수 ... 난 지금 너무 게이트가 Combiner를 사용하여 설계에 적용하는 변경 LO CNT의 어떤 도움 .. thnx
.. 감상할 수있는 옵션 것이 아니 라네

 

[fvm]

니가 어떻게 알아, 그 장치 ""2 소스 터미널이 있습니까?당신은 데이터 시트 본 적 있니?

 

[rfndmw]

아마 내가
.. 그래 내가 데이터가 명확해야하고 또 내가 ... microstrip에서 조작 장치와
4 터미널 ...있다는 트랜지스터 불면 ... 제 질문은 다른 소스 접지 단자하지만 시도가 ...
내가 바로 한 소스와 지상 기타 소스 터미널 ... 만약 와트하지 LO 적용 원자바오 난 다른 소스 터미널로 뭘 할까 .. 어디로 이어지는 가지 않습니다 뭐하는 거지???

 

[biff44]

그냥 패키지를 몸에 아주 가까이, 그리고 하나를 잘라 모두 설정됩니다.이들은 함께 내부의 패키지의 경우,이 칩은의 소스를 wirebonds를 통해 연결되어있습니다.

 

[rfndmw]

thnx FR 회신 ....하지만 다른 근원을 없애 버리려하고 ... 정말 어떤 문제를 일으킬 gng 아니라입니까??유 tht 이유는 트랜지스터가 최대 thnk 불고있다??내일 노력할 것입니다 ... 그리고 다시는 .. 회신
FR thnx

 

[biff44]

소스 리드 모두가 함께 연결되어있다면, 당신은 하나의 접지있다면, 그때는 다른 접지 있으며, 그렇다면 당신은 당신의 LO 포트의 소스를 사용할 수없습니다.

당신은 회로를 설명하지 않는 건 아니지만 그 FET는 "불면을"일부 직류 바이어스 전압이 존재하는 가정이다.소스 접지, 당신은 절대 최대 전압 또는 전류를 위반하는 허용?

 

[rfndmw]

thnx FR 답장 .. 사실은 그 문제는 내가 소스 ... 괜찮아 .. bfre 트랜지스터 tht에서 LO 적용되는 순간 발생

 

[biff44]

거기에는 직류 편견이있다는 뜻인가요?

 

[rfndmw]

아뇨 ... 물론 거기는 DC 바이어스 전류를 표시하지만 워싱턴의 편견으로부터 벌금있다는 뜻은 ... 나는 소스의 트랜지스터에서 드레인 전류 측정 ... 이오의 뒷쪽에 응용 프로그램을 좋아하지만 난 밖으로 불면 같아요 ...엄청난 금액으로 갑자기 드레인 전류가 증가 coz thn의 모든 ... 그리고 트랜지스터의 모든 터미널 thm 사이에 짧은 회로를 보여 ...