2007년 4월 24일 20:00 드라이버 - 직류, 그리고 소자 모델링

[Guest]

안녕하세요, 저는 SMPS는 외부 스위칭 MOSFET의 게이트 드라이버를 설계하도록 노력하고있습니다.전체 회로는 실제로는 부스트 DC - DC에 있지만 오픈 루프를 조건으로, 출력으로부터 의견을 근무했다.만일
2 * 빈의 출력에서 예상되는 50 % 듀티 사이클, 주어진.아니 의견.

첫 질문은 어떻게 외부 MOSFET의 드라이버의 용량을 정의를 알고, 합리적인 지연 시간을 얻기 위해서 게이트 제어 신호 및 부스트 비율의 역수의 듀티 사이클 사이에 작은 오류를 겨냥, 그리고 합리적인 효율성을 드리고자합니다.난 그들의 명백한 요구하지 않습니다.일반적인 절차와 무엇이 디자인 측면에서 고려되어야하는?그리고 어떻게 유한 게이트 드라이버와 기생 드레인 모드 스위칭 커패시터를 함께 외부 MOSFET의 전력 소모를 추정?

두번째 질문 외부 MOSFET을 어떻게 설명하는가?지금 난,하지만 외부 MOSFET의 사양에 가서 몇 가지 매개 변수가 날 헷갈리게하는 Qg, Qgs, Qgd - (게이트 유료), 혓바닥, 법원, Creverse - (는 1MHz @)를 테스트했다.나 MOSFET을 제작하여 공급의 특정 종류의 모델 파일을 본 적이있다.NMOS,의 PMOS (Cgd로 사용)와 모자 (사 및 S) 모델을 구축하는 데
사용되는 사이.하지만 시뮬레이션이 끝나면, 난 그냥 혓바닥 사양에 그것의 가치와 비슷한 것으로 나타났습니다.그래서 혼란 스러워요.외부 MOSFET의 사양은 모델에 accordant해야 전체 회로를 위해 중요하다에서 어떤 매개 변수?시뮬레이션에서 MOSFET을 설명하기 위해 무엇이 정상적인 방법은 무엇입니까?그리고 만약 내가 한 Verilog에 포함되어야하는 매개 변수를 작성하는 방법을 자세히 설명 해 줄까?

세 번째 질문은 어떻게 가변 저항과 인덕터 모델인가?내가 인덕터의 사양에 그 가치와 인덕터와 가변 저항 시리즈입니다 * sqrt (바)를 발견했다.F 인덕터에서 주파수이다.제 생각에는,이 저항 막
AC 신호에, 그래서 그것에 그냥 인덕터에 관련되는 부분의 AC 전원에 영향을 미칩니다.거기 Verilog에 A의 언어로 그것을 작성하거나 설계도에 직접 설명하는 방법은 없나요?

도와 주셔서 감사합니다, 어떤 반응을 환영합니다

 

[Guest]

[No message]

 

[leo_o2]

(1) 규정에 의견이있는 경우, 지연 오류가 중요하지 않습니다.효율성 손실에 대해, 그것은 상승
/ 떨어지는 시간을 가졌으면에의 5 % - 예상보다 시간이 적게됩니다.정확성을 위해, 당신은 시뮬레이션을 실행해야하고 그것을 당신이 받아들일 수있는 효율 손실에 따라 달라집니다.상승 / 하락 기간 동안에 큰
- 외부 MOS 스위치에 대한 저항을 의미합니다.아마 당신의 직선 슬로프와 대략적인 가치를 얻을 수있습니다 - 저항에.더 정확성을 위해, 론 = 1 / (Un.Cox. (승 / 패). (Vgs - Vth)).