2 입력 XOR 게이트 - VHDL 코드

[channaveer_018]

안녕, 나 VHDL 프로그래밍에 새로운 오전과 내가 프로세스를 사용하여 2 입력 XOR 게이트의 VHDL 코드를 작성했고 그것이 성공적으로 컴파일하지만, 테스트 벤치에서 내가 0 출력을 나타납니다 가능한 모든 입력을위한 출력을 얻을 수없는 오전 파형, 포트는 내가 자일링스 9.1를 사용하고 다음 코드 엔티티 XOR2입니다 ; : STD_LOGIC에, C : B STD_LOGIC에서 밖으로 STD_LOGIC); 최종 XOR2을, XOR2의 행동 건축 시작 (A, B) 과정을 시작하는 경우 (( = '0 ')와 (B = '1')) 다음 C

 

[blooz]

코드와 함께 문제가 없습니다 ... 좋은 작품과 현재 자일링스 ISE 13.1의 출력

 

[alexan_e]

귀하의 코드는 괜찮습니다. XOR 기능을하는 또 다른 방법은 [문법 = VHDL] 경우 (A / = B) 다음 C

 

[ahmed_mahmoud]

전 공정에 대한 필요가 없기 때문에 두 번째 솔루션은 더 나은 것 같다

 

[alexan_e]

당신이나 프로세스의 밖으로 세 가지 방법 중 하나를 사용할 수 있습니다, 당신은 변경해야 할 다른 경우 단 때 다른 그렇게 할 수있는 프로세스를 내부에 사용할 수 프로세스에서 사용할 수 있습니다. [문법 = VHDL] C