16 - BCD 가산기 비트

L

leoren_tm

Guest
16 비트 BCD 가산기 무엇이 가산기 할입니까? afvance에 타이
 
그것은 두 개 이상의 16 비트 BCD를 추가합니다.
 
leoren_tm는 16 비트 가산기 네 BCD (이진 정확히는 진수) 자리로 데이터를 처리합니다. 각 자리의 값을 0-9 가정하실 수 있습니다. 가치 에어는 (10-15) 무효로 간주됩니다. 산기, 4 BCD 숫자의 두 세트 플러스 입력으로 수행을 허용하고 4 자리 합계 플러스 출력으로 수행을 제공합니다. 감사합니다, Kral
 
16 진수는하는 데 사용됩니다 그래서 그 진수 가산기 수 16 비트로 표현 ...........
 
아픈 당신은 내가 그것의 specificatoin를 찾을 수 있도록, VHDL에 그것을 수있는 코딩 수 있습니까??
 
16 비트 가산기 bcd 아무것도 대답에서 u는 아니면 그 jus이 정상적인 가산기 사이에 두 개 이상의 4 bcd의 ..... 차이를 추가할 수 있습니다 bcd 가산기되도록 확인을 누릅니다. 9 다음 U 1100를 추가해야합니다 (1001)보다 (6) 그것과 하나 들고 농산물 큰 ......
 
흠 .... 당신이 더 beter을 xplain 수 있습니까? VHDL 코드를 만들기에 메신저 데 문제가 있으면, coz 내가 그나마의 구조를 알고 .... 당신은 그것을 사전에? / thnx를 구조를 게시할 수 있습니다
 
[인용 = leoren_tm]에 흠 .... 당신이 더 beter을 xplain 수 있습니까? VHDL 코드를 만들기에 메신저 데 문제가 있으면, coz 내가 그나마의 구조를 알고 .... 당신은 구조 면에서? / 사전 [/ 견적]에 thnx에 그것의 구조를 게시할 수있는, 그것은 코더에게 달려 있습니다. 그것을 여러 가지 방법이 있습니다. 하지만 난 당신이 문제를 해결하는 하드웨어 기술 언어 코드를 찾고있는 것처럼 느낍니다. 귀하는 Google의 "adders +를 VHDL"를 찾아 해결책을 찾을 수 있습니다. 당신은 가산기 구현에서 VHDL 솔루션을 찾을 수 있어야합니다. 당신은 그 사람에게 이러한 2/3/or 4 비트 adders에서 코드를 조정해야 할 것이다, 그러나 이것은 당신이 어떻게 이런 질문을하는 경우 어떻게 알아야 할 게있다.
 
당신이 pls에게 구글 링크를 게시할 수 있습니까? 또는 PDF 파일은 ... 약간의 정보려고 노력 메신저,하지만 난 정말 열심히 그것을 찾는가 ...
 
내가 열심히 뭐 이것에 대해 온라인으로 찾을 수없는 것을 믿고 찾을 수 있습니다. 제 추측으로는 문제의 근본 (이것은 학사 게시물입니다 이외)는 것을 당신은 VHDL에 새로된다는 것입니다. 그래서 반 가산기 (한 비트 가산기)의 예제를 제공합니다. 예 1. 추가 (2) 한 비트 값. 엔티티 one_bit_adder 포트입니다 (여기서 x, y는 : std_logic에, 합계, 운반 : 아웃 std_logic); 엔드 엔티티; one_bit_adder의 아키텍처 동작 합계를 시작합니다
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top