16 비트 Upcounter VHDL에

[kollosse]

안녕,

아래에 16 비트 upcounter 어떻게 VHDL progammed 수있습니다.

내가 ISE
2월 4일 및 CPLD XC9572XL PLCC44 (자일링스)를
사용하여
어떻게해야 assing 카운터 - 출력 [D15 ..가 D0] 핀에.

죄송하지만 내 영어를 잘하지 않습니다.

요한

 

[Guest]

[No message]

 

[maestor]

당신 내가 당신을 VHDL과 FPGA를 위해 얼마 안돼서 / CPLD 설계하는 이메일을 읽고 이해가 맞습니까?

그 경우에는 당신 태우기 전에 칩 어떤 기준으로해야합니다.저는 당신에게 개인 교습을 VHDL과 FPGA를이 그룹에 (검색) / CPLD 설계를
찾아 보도록하는 것이 좋습니다.

기본 단계

<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="롤링 아이즈" border="0" />

:

1) 카운터에 대한 VHDL 쓰기
2) 그것을 시뮬레이션할
3) 합성
4) 한국 P & 연구 그것이 당신이 먼저 UCF (사용자 제약 파일)이 파일을
어디에 당신이 당신의 핀이
LOC, 어디에 연결되어있는 내부 신호 (위치)를 사용하여 쓰기지도 필요가있습니다.

행운을 빕니다,
- maestor

 

[Guest]

내가 옳다고 믿는 maestor
만약 당신이 예제는 카운터에 대한 VHDL 코드를 포함하는 기초를 찾을 수있습니다 ISE.빨리 빨리와 매뉴얼은 도움이에서 GUID를 핀 할당을 설명했다 액세스한

안부