13:16의 시그마 델타 ADC - 타입

K

kuohsi

Guest
어떤 종류의 시그마 델타 ADC는 DC - 양복 - 밴드 애플 리케이션에??
수 재래식 - 델타 시그마 적용?

 
당신은 생명을위한 응용 프로그램이나 instumentation 그런 것은 매우 낮은 frequecies 뜻 이죠.로 높은 샘플링과 높은 해상도를 가진 낮은 frequecy 애플 리케이션에 적합한 제품입니다 시그마 델타 그렇다면 가장 적합합니다.

 
arunkumar446 썼습니다 :

당신은 생명을위한 응용 프로그램이나 instumentation 그런 것은 매우 낮은 frequecies 뜻 이죠.
로 높은 샘플링과 높은 해상도를 가진 낮은 frequecy 애플 리케이션에 적합한 제품입니다 시그마 델타 그렇다면 가장 적합합니다.
 
직류 입력하면 델타 시그마를 적용, 평균 가치로 수렴하는, 그래서 그것을 1과 0의 입력 루프에서 DAC 출력에 따라 상대의 순서를 생산하지만, 시도 1과 0의 반복 자신의 순서를 하지만 요점은 또한 입력 레벨에 의존하고있는 주기성이다.올린날짜2 분 후에 :시그마 델타 모듈 레이터의 실제 구현에 우리가 편견은 시그마 델타 변조기를 만드는 공통 모드 신호가 circutry, 그래서 그것은 DC 입력으로 간주 될 수있는, 출력에서 우리는 DC 구성 요소 및 구성 요소를 필요에 따라 정기적인 입력.

 
안녕 아룬, 근래 한 전도 질문
오디오 2 순서는 어떻게 계수 규모한다 delta.In 시그마 디자인, 내 말은 내가 먼저 어떻게 opamp 설계 및 출력 전압 스윙을보고해야한다 integrators.Should 채도 플러그 앞에 이득 요소를 선택할 수 있는거 행동 모델에서 전압?만일 당신이 그 대답에 대해 알고 제발 .....
감사합니다

 
표준 2 순서 시그마 델타 boser 거기에 저자로 논문, 유에 그것을 볼 수있습니다.그는 계수로 0.5, 0.5을 사용하며, 2 intergrator 출력 풀 스케일 입력을위한 방법은 높은 간다지만, 어떤 식으로든 우리가 어떠할지를 할 때 우리는 과부하가, 그래서 우리가 reasonalbe 입력 범위에서 작동 늘 그렇게 어떤 방식 으로든, 스윙을 완벽하게
범위 적합한.

 
thnx 아룬 ...
난 이미 그 자신 paper.Those 표준 계수 적분기 아요하는 경우에 대한 서로 다른 opamp, (내 말은
다른 기술에있을 수있습니다)의 입력 범위를 의미 봤다 opamp saturates은 다른 오른쪽으로 주욱?또는 당신은 일반적으로 모든 opamps이 0.5 계수에서 일한다고 생각 해요, 난 통합 뜻.
내가 어떻게 그 boser 계수 (절차) 축소 알고 싶었어요. 만약 당신이 날 ....... 알고 알려 pls

내가 먼저 MATLAB에 shrier에 의해,하지만 델타 시그마 도구 상자를 사용하는 이들이 델타 시그마 익숙한 coeeficients.If 상자 수 mex 버전을 실행하는 방법 ...... 내가 말해 pls했다 생성에 일부 오류가 발생했습니다 에 오류가 발생하고 그것도 .....

감사합니다.

 
그가 제시하는 모델은 시스템 레벨의 시뮬레이션, 그래서 그들은 어떤 기술을 잘하고있다.그들을 계산하는 방법?....당신이 그런 일을하고 있는지 확인을위한 시뮬레이션과 시뮬 링크를 사용해야합니다.

 
할 수있는 좋은 CMFB 전체 구조를 비교하기위한 cascode 접혀있는 SC 통합을위한 오디오 하나 또는 ........ 콘덴서 달 하나라고 말해주세요

 
난 4 듀얼
위상 아키텍처의 경우, 다음 단계에있는 SC 생각하는 듀얼
- CMFB는 일반 모드에서 피드에 유니폼을 다시로드하는 효과가있다 (하지만 더 많은 지역)의 생각 될 수있는, 간단한 스위치 4 커패시터를 선호 하나.

 
그냥 mex
* 시뮬레이션할. DSM이라고
i는 파일의 이름을 잊었 네요.
analoggg 썼습니다 :

thnx 아룬 ...

난 이미 그 자신 paper.Those 표준 계수 적분기 아요하는 경우에 대한 서로 다른 opamp, (내 말은 다른 기술에있을 수있습니다)의 입력 범위를 의미 봤다 opamp saturates은 다른 오른쪽으로 주욱?
또는 당신은 일반적으로 모든 opamps이 0.5 계수에서 일한다고 생각 해요, 난 통합 뜻.

내가 어떻게 그 boser 계수 (절차) 축소 알고 싶었어요. 만약 당신이 날 ....... 알고 알려 pls내가 먼저 MATLAB에 shrier에 의해,하지만 델타 시그마 도구 상자를 사용하는 이들이 델타 시그마 익숙한 coeeficients.If 상자 수있는 버전을 실행하는 방법을 mex ...... 내가 말해 pls했다 생성에 일부 오류가 발생했습니다 에 오류가 발생하고 그것도 .....감사합니다.
 
안녕하세요 다시 thanq .....
한 가지만 더 원 유 MATLAB 시뮬, DB에 얼마나 힘을 얻었을 시뮬레이션된. psd.In 블록 기본의 PSD
전력에 언급하지 않는 것은 우리가 d 개의 유일한 방법은 .. sfunpsd file.is tht에서 MATLAB 프로그램을 변경 db.should ...?
날 ........ pls pls 말해.

 
하이 analogg,

시뮬 링크의 PSD는 늘 블록에있는 DB에, 일부는
출력 비트 스트림을 타고 FFT에 대한 MATLAB 코드를 사용하고 sndr 계산하면 무화과 얻을 수있다.하지만 간단한 접근법은 시그마 델타를위한 시뮬 링크 모델로 기능의 PSD가 MATLAB 시뮬 링크에서 도구 상자입니다.

 
안녕하세요 .. 너무 많은 질문을 다시 한 가지만 더 질문에
대한 srry .....
제원 이득 정확도를 요구한다 (폐쇄
루프 게인 정확도) 또는 당신 ....에서 파생된 정적 오류 requirement.Can 유 무엇 pls 전화 날으로부터 기원한

 
당신은 당신의 이득으로 시그마 델타의 PSD에서 볼 수있는 앰프의 이득을 변경 그래서 당신이 얼마나 많은 이득을 결정할 수 오타의 필요에 기반하도록 SNDR 감소 the SNDR 낮아진다.하지만 마음을 슬루 속도, 밴드 너비와 다른 매개 변수에 너무 지안 SNDR도이 결정에 영향을 보여주는 신중하게, 그래서 일부 마진을 유지해라.

 
안녕 아룬, 저도 질문있습니다없고.
델타 - 변조기 낮은 fre 입력에 적합하다
시그마 (AD7755과 같은있다는 50Hz), DC 입력을위한 수도 있고 아닐 수도 있지만, 몇 가지 추가로 DC 입력 노이즈가 발생할 수있습니다.일반 모드
ouput에서 더 잘 알려져있습니다 전체 비교 회로에 사라질 것이다.그렇지 않습니까?

 
직류 -> 아니, 시그마 델타 변조기 않습니다 giv 출력.
->에서는 비록 직류 신청 후 처음으로 한 inttegrator
입력 값을하면서 직류 - DAC 출력 (오른쪽 제로는
비 후 그것 quantizer에서 제 1 회 입력받을이며, 나중에 변경에 계속). 그럼 계속 에 changing.it 일련의 생산 1과 0의.
- 여부를 입력하는 DC가 아니라 합리적인 숫자 또는 숫자 1과 0에 따라 합리적인 기간의 생산에 따라 정기적인 시퀀스>.
1V
dc를 변조기 늘 어떤 한계를주기 생산 -> 위.올린날짜 24 분 후 :이 50Hz 또는 something.ADC s 대역폭은 일반적으로 원자바오 그래서 우리는 50 Hz에서 대역폭. 0-50 Hz.All 낮은 frquency 애플 리케이션에서 DC.So 직류 등이라고 한 바로 .... feruqncy위한 것은 아니라고있을 언급도있다 처리한다.

 
analoggg 썼습니다 :- 여부를 입력하는 DC가 아니라 합리적인 숫자 또는 숫자 1과 0에 따라 합리적인 기간의 생산에 따라 정기적인 시퀀스>.

1V dc를 변조기 늘 어떤 한계를주기 생산 -> 위.

 
analoggg 썼습니다 :

ditherng 한도 사이클을 방지하는 데 도움이
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top