-"0.35um CMOS 공정에서 약 2 단계 Op 앰프

[tia_design]

난 음 0.35 CMOS 공정을 사용 해요 그리고 전형 2 단계에 접어 - PMOS은 diff와 쌍을 cascode opamp 설계되었습니다.두번째 단계는 일반적인 소스를 하나의.Vth NMOS 및 PMOS를 0.6V입니다 0.74V이다.입력 바이어스 전류 깎다 3uA M1과 M0 각 size150입니다 / 1, 동시에 출력 단계를 바이어스 전류 11uA 및 PMOS의 크기에 관한 38.4/0.7 및 NMOS 크기 19.2/0.7입니다.첫번째 단계는 게인 55dB, 두 번째 단계에 이득이 33dB이다.내 관심사는 :

1.두번째 단계는 왜 그렇게 큰 이득이다.일반적으로 그것에 대해 20~30데시벨, 맞죠?
2.출력의 길이는 MOSFET의 M16과 M17, 짧은 채널을 아직 좋아 표시 0.7uM 무엇입니까?만약 내가 1uM M16과 M17, 38dB되며 총 2 단계로 이득 Op 앰프 게인 길이를 선택할 것입니다 "90dB 이러한 MOSFET의 모델이다.

내 질문에 내 디자인에 대해 어떤 의견을 주셔서 감사합니다
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 

[rajanarender_suram]

tia_design 썼습니다 :1.
두번째 단계는 왜 그렇게 큰 이득이다.
일반적으로 그것에 대해 20~30데시벨, 맞죠?

 

[yxo]

또한, 승 / 패 트랜지스터의 두 번째 단계에서 계정을 출력 부하에 복용 선택합니다.그것은 M16 M17 길이 올라가 오른쪽으로하지 않습니다.만약 당신이 부하 능력을 감소거야 아마 위상 저하를 얻을 것이다 그것을 않습니다.당신의 cascode 사용하거나 게인 부스트 기법 접혀 cascode transostors 사용할 수있습니다.

 

[yschuang]

안녕하세요, yxo

내가 두 번째 단계의 길이는 당신이 무엇을 원하는가에 따라 달라집니다 같아요.만약 오류가 발생 앰프 PMOS 드라이브에 첫 번째 단계를 사용하면 LDO를 설계, 그것을 작은 크기로 사용하는 것이 좋습니다 좋아.기존의 2 단계 amplifer 디자인, 난 M16, M6, M7은 똑같은 길이를 유지하려면 많은 교과서라고 오프셋을 줄이기 위해 더 나은 생각합니다.

 

[Guest]

[No message]

 

[yxo]

yschuang 썼습니다 :

안녕하세요, yxo내가 두 번째 단계의 길이는 당신이 무엇을 원하는가에 따라 달라집니다 같아요.
만약 오류가 발생 앰프 PMOS 드라이브에 첫 번째 단계를 사용하면 LDO를 설계, 그것을 작은 크기로 사용하는 것이 좋습니다 좋아.
기존의 2 단계 amplifer 디자인, 난 M16, M6, M7은 똑같은 길이를 유지하려면 많은 교과서라고 오프셋을 줄이기 위해 더 나은 생각합니다.

 

[rajanarender_suram]

Yxo, 그건 바로 그 M16 & M6를하는 데 서로 다른 길이, M7은 전압 오프셋하는 데 발생하는 것입니다 : 이미 M6 (M7은) & M16 사이 보여 현재의 불일치 최대로 할 때 우리가 사용하는 오프셋 전압 Opamp됩니다 differrent 길이 데로 피드 백 모드 (일반적으로)가 않습니다.