회로를 읽는 동안 무서운 2006

S

sophiefans

Guest
질문 1 :

"input.scs"20 : 잘못된 단위 접두사 "브이"무시됩니다.
"/ home/cds/simulation/inv2/spectre/schematic/netlist/_graphical_stimuli.scs"
0 : 불법 단위 접두사 "v"를 무시했다.

공지 유령에서 'pplus_u': 'R0', 중 계층 구조를 납작하게.
R0.d1_r; 터미널 함께 ('' VDD 노드에!)에 연결되어있습니다.
____________________________________________________________________
위의 모든 잘못된 메시지가 나타난다 유령과 시뮬레이션입니다.무슨 일이야?그건 중요하지 않아요?

파일의 20 라인 "input.scs"입니다 "V0 (VDD! 0) vsource 워싱턴 =은 3V 입력 = 직류 난 = 1"
그리고 어떤 파일 "_graphical_stimmuli.scs"에 "차량 등록 번호 (in1 0) vsource 워싱턴 = 3.75v 유형 = 직류"고 말했다입니다question2 :
내가 simulatation에 유령을 사용합니다.게시물을 시뮬레이션 할 때, 내가 환경을 옵션에서 단어를 "압축"을 추가합니다.하지만 음모에 변화가있을 것으로 보인다.경우 또는 게시물을 시뮬레이션 할 그랬는지 모르겠어 내가 사용하는 방법이 옳았 읍니다.내가 어떻게 유령 ""게시물을 시뮬레이션 할거야 알 수 있을까?

 
안녕하세요,type=dc"

vsource "자동차 등록 (in1 0)에서"v "를 제거하려고 워싱턴 = 3.75 v를
입력 = DC"를

 
대한 question1 :
인용구 :워싱턴 = 3.75v 유형 = 직류 vsource "자동차 등록 (in1 0)에서"v "를 제거"해보

 
그렇다면 그때하면 불러 저항 R0를 모두 볼 터미널에 연결하려고 R0 건 내가 전용 R0라는 d1_r에서 찾을 수있습니다 일부 resistnace 단락은 U 그렇게 추측 U 오전, 그 이름은 "d1_r"의 세포를보실 수있습니다 VDD.

 
safwatonline 썼습니다 :

그렇다면 그때하면 불러 저항 R0를 모두 볼 터미널에 연결하려고 R0 건 내가 전용 R0라는 d1_r에서 찾을 수있습니다 일부 resistnace 단락은 U 그렇게 추측 U 오전, 그 이름은 "d1_r"의 세포를보실 수있습니다 VDD.
 
질문에 관하여 :
그건 중요하지 않습니다.하지만 만약 당신이 이러한 경고를 제거 나아 보이는데.당신은 어느 단위 '브이'(또는 '브이') 또는 _V "그들을 변경"을 제거할 수있습니다.

에 대하여 질문 2 :
당신이 볼 시뮬레이션을 위해 사용되는 볼 Netlist 표시할 수있습니다.Netlist "에서"보기 배선도 꽤 그런 상황에서 "보기"에서 다른 압축을 추출한 것입니다.

 
휴즈 썼습니다 :에 대하여 질문 2 :

당신이 볼 시뮬레이션을 위해 사용되는 볼 Netlist 표시할 수있습니다.
Netlist "에서"보기 배선도 꽤 그런 상황에서 "보기"에서 다른 압축을 추출한 것입니다.
 
sophiefans 썼습니다 :

내가 Netlist 보았다.
단어 ""옵션을 나는 eviroment에 넣고 압축을 푼 후 "디자인 휴대보기 :있어 Netlist"의 개략도.
방법은 맞지 않는다?
저기 악세서리 스냅인입니다.
 
안녕하세요 휴즈,
난 네 방식으로 게시물을 시뮬레이션을 통과시켰다.그런데 왜 방법을 사용하면 귀하의 회신에 어떤 언급이 울부짖는 소리가 안 맞아?

인용구 :1.
오픈 테스트 모드로 편집 인버터에 대한 설계도가.
도구 메뉴에서, 아날로그 환경을 선택합니다.
창이 하나 나타납니다 최대 아래와 유사합니다.

2.
주문 년 회로도를 볼 대신 레이아웃 디자인의 압축을 푼보기를 통해 시뮬레이션 케이던스, 당신에게 추가 항목 () 스위치 목록보기 그것이 지금과 같은 포함하는 압축을 푼 다음이 포함됩니다 :

hspiceS 향신료 cmos_sch cmos.sch 설계도를 추출

3.
지금도 케이던스 또는 HSPICE 방법을 통해 이전과 동일한 방식으로 시뮬레이션을 수행할 수있습니다.
이러한 추가 단계가 당신의 계정에 모든 기생 capacitances (원본 예 걸릴 수있습니다 인터커넥트 및 소스 / 드레인 영역)를 사용하여 레이아웃 디자인에서 추출보기로 압축됐다.
당신이 게시물에 미묘한 차이 - 레이아웃 시뮬레이션 결과를 통지 또는 파형으로 중고 레이아웃 설계도 결과를 비교해 볼 수있습니다.

 
안녕하세요 sophiefans,

난 진짜 문제는 찾을 수없습니다.당신은 무엇을 진짜 문제를 말해 줄래?즉, 바로 그것을 어떻게하지?시뮬레이션이 실패합니까?아니면 그것을 잘못 사용하여 스위치를 보려면?아니면 뭔가 다른 문제가 무엇입니까?

위의 예제에서는 ","압축입니다 "cmos_sch cmos.sch"및 "배선"사이.일반적으로 우리는 "cmos_sch"및 "cmos.sch"너무 netlister를 사용하지 않는 한 찾을 경우 압축을 사용합니다.하지만 셀 "cmos_sch"또는 "cmos.sch"볼 수있다면, "사용되지 않습니다"볼 수 추출.이 가능한 문제입니다.

하기 위해서 ""볼, 그것을 자사의 심볼을 보려면 같은 핀을해야 - 둘 다 핀 이름과 핀 방향으로 압축을 사용할 수있습니다.그렇지 않으면, netlisting 프로 시저가 실패합니다.

만약 ""볼 추출 글로벌 그물 (예 : "VDD있다!"및 "GND로!"), 때로는 이러한 글로벌 그물을 로컬로 취급됩니다 - 버그가있을 수있습니다.

지금은 다른 문제를 상상할 수없습니다.

 
) 나는 개인적으로, 비록 제가 직접 그걸 어떻게 아는 사람보기를 사용하여 압축을 푼 것이다.
난 그때 볼 시뮬레이션을 사용해야합니다 지정하는 편집기를 사용하여 계층 구조로 볼 수 기생 추출 DIVA의 경우 () 아날로그 작성하는 것이 좋습니다.
그것은 추출된 Netlist의 구문이있을 유령의 언어는 아니지만 향신료 (또는 그 반대)과 그 그렇게하지 않습니다.

 
내가 왜 추출보기에서 아날로그 Everioment를 호출하여 시뮬레이션을 게시할 수없습니다 excute 모르겠어요.거기에 어떤 사진을 넣고 접속으로 주어진 3 개의 입력 신호가있습니다.그러나 시뮬레이션, 지금까지 갈 수없습니다.그리고 상태는 항상 사진이 울부짖는 소리로 표시되어있습니다.
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
그냥 생각 - 당신이 사용하는 DIVA하여 LVS을 위해 만든 압축을 푼????그렇다면 거기에 회로도 및 extrcated 기생 성분을 포함하지 않는 사이에 어떤 차이가있을 수없습니다.들어 우리가 만약 거기에 어떤 Netlist를 대가로 또는 pcap 장치를 알아 봐야합니다.그럼 거기에 차이가 있어야합니다

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top