합성 Verilog 코드

[rvkei11]

누구나 synthesisable 말해, 2 차원 배열이다?

 

[Guest]

[No message]

 

[amraldo]

인용구 :

배열 유형의 합성 :

전형적인 합성기는 1D & 배열 유형의 배열의 배열 형식을 지원합니다.

배열의 기본 요소의 크기는 1 비트이어야합니다.

 

[rvkei11]

난] 8시 생각 reg [8시] 배열 [...입니다 synthesisable이 요소는 8 비트의 배열 ... 바로 나?

 

[amraldo]

그것은 형식 배열의 배열해야됩니다.
8시을의 reg [유형을 새로운 정의가 유형] 새로운 배열의 다음 정의합니다.
그것은 합성할 것이다.
-
AMR의 알리

 

[rvkei11]

감사합니다 ... 수] 8시 [] 8시 8시] 배열을 [하시기 바랍니다 얘기에 Verilog reg [synthesisable 무엇입니까?

 

[amraldo]

synthesizable.

그렇다고 2 차원 배열, 그들은 합성되지 않을 수 있습니다.
synthesizable.

물건 배열 1D 합성 확신합니다.

-
AMR의 알리

 

[rberek]

2 차원 배열을 기술하는 defintely 자일링스의 synthesizeable로와 합성 때 Synplify Pro를.

라인 예를 들어 다음과 같은 :

코드 :로직 [(폭 - 1) : 0] mem_block [(수심 - 1) : 0] / * 합성 syn_ramstyle = "block_ram"* /;

 

[rvkei11]

나는 형식 8하고자 할 배열 [행] [열]을, 영상 처리 비트 매트릭스에서 처리하고 싶으면.합성 생각하지 않습니다하지만 코드를 시뮬레이션할 것인가 우리가 쓴 ...

 

[kalyansumankv]

2 차원 배열의 이세의 자일링스 합성은 ...
요 참조에 대한 ISE 수있는 수표와 함께 소프트웨어도 첨부된 설명서