하위 임계값 트랜지스터 매칭

F

fanshuo

Guest
왜 트랜지스터 문턱에서 일하는 하위 영역은 문제가 일치.

 
지역의 하위 임계값, 모든 장치 매개 변수 편차는 용어를 통해 지수 불일치에 영향을, 반대로 채도 이차에 용어입니다.

 
그것은 ΔVth에 의해 영향을 아니, 사실 트랜지스터와 일치하지 않습니다 전도 약한 있습니다.
그래서 트랜지스터에 약한 반전의 일치보다.

 
tyanata 작성 :

사실, 트랜지스터의 전도에 약한 ΔVth 영향을받지 않겠 일치하지 않습니다.

그래서 약한 반전 트랜지스터에 더 일치했습니다.
 
내가 오프셋에 차등 책 Sansen의 단어를 찾았 이들 쌍 :

작은 심지어 그들을 누른다으로 전압을 오프셋 것이 확인 약한 반전!사실)에 대한 약한 반전 요소 (VGT - 버몬트) / 2 버몬트 - VGT (그것을 할 수 대체하여보다 작은 nkT / q를, 항상

따라서 전도에 약한 그것은 일치하는 것 좋습니다.

 
난 함수는 것이 표현을 도출하려고 당신은 어떻게하는 것이 좋습니다 오프셋에서 주문 이해합니다.

좀 도와 - 불일치 / 쌍의 차동 오프셋의 예를 들어, ...).로드입니다 인한 패 / 몇 가지 매개 변수 (불일치에 Vth, 케이, 승일부는 (하는 지배 Vth, 승 / L이에요.).

의 책 Sanson 귀하의 위반 딱지는 맥락에서 아마 찍은 밖으로, 나는 조심스럽게 권해 더 당신이 읽어 보시기 바랍니다.

다시 한번, 수동으로 오프셋 계산을하지 않으면, 당신이 옳다는거야 알겠어요.

 
malizevzek 작성 :

하위 임계값 영역에있는 모든 장치 매개 변수 편차는 지수라는 용어를 통해 불일치 영향으로 이차 용어에 채도에 반대했다.
 
에 약한 전도 불일치하는 동안 현재의 약한 반전에 더 나은 내 결과는 지금이다 불일치 전압

 
불일치에 대한 전압 니 말이 맞아, 더 나쁜 이유는 현재는 일치하는가?

 
나는 거울 현재 의미에서, 입력 전압은, 같은 방법으로하지만 이후 불일치는 지수의 GM은 당장 영향이 더 큰 오류를 만드는

 
fanshuo, 당신 말이 맞아 기본적으로

나는 계산을 한 결과는 더 말할 배수 차동 쌍과 그것에 정의된 약한 전류에 맞는 전도.
전도 정의) 일치의 전압 (와 게이트 약한 전류 거울은 좋지 않다.

 
그래서,
내가 질문이 있는데 그런.
바닥면 우리가 가진 간단한 바이어스 회로 : 두 개의 NMOS, PMOS NMOS 두 가지 중 하나의과 rezistor을 사이에 소스.
무엇보다 강하고 또는 약한 NMOS 수에 invesrion?<img src="http://images.elektroda.net/95_1212734928.jpg" border="0" alt="sub-threshold transistor matching" title="하위 임계값 트랜지스터 매칭"/>
 
가치 답변을 그런 건 없어 - 한.발전기에의 개발 사례를 좋은 파일.
미안하지만, 당신은 첨부 파일이 필요합니다 보려면 로그인을에

 
안녕하세요, Loktik_Vitalij

상담 수 있습니다 당신은 내가 부탁 했지 어떤 도서가?

 
의 CMOS VLSI 시스템의 "아날로그 디자인"
프랑코 Maloberti
충분히 지적 도서

 
tyanata 작성 :

그래서,

그런 질문이 있습니다.

우리는 간단한 바이어스 회로 : 두 개의 NMOS, PMOS 둘, 하나 NMOS 및 접지의 원천 사이에 rezistor있다면.

무엇보다 약한 invesrion 또는 NMOS에서 강하게인가?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top