-"하는 방법을 P1dB 증가 - 10dBm LNA가의 이득과 24dB

P

plike8846

Guest
지금은, 난 하나의 LNA가 디자인 오전 명세 G 조 = 24dB, P1dB입니다 - 10dbm,하지만 난 단지 23입니다 이득 얻을 수 P1dB -18, 난 아무도 말해 줄 수 2stage cascode 구조를 사용하는 방법 난, 명세 목표를 달성할 수있습니다
감사합니다!

 
난 단지 전압 및 / 또는 귀하의 앰프 전류를 증가하는 것이 좋습니다 수 있도록 디자인하는 데 전체의 정보가없이.만약이 불가능한 경우, 또는 귀하의 하사하다 최적화 회로에 대한 자세한 정보를 제공해주십시오.

 
공급은 3V, 24dB 이득입니다, P1dB는 - 12dBm, 구조 2stage 경우, 부하 인덕터, 각 단계에서는 현재 약 5mA, 내가 P1dB, 게인 감소, 이제 유일한 문제는 증가 cascode입니다입니다 P1dB 증가하는 방법, 디자인 maxim2659 비슷합니다추가 3 분 후 :만약 P1dB를 높일 수있습니다, 출력 전력을 증가 VOD 약간의 효과가 증가 op1dB 지금 4.8dBm이다 P1dB입니다 18dbm, 내 생각엔

 
어떤 주파수 대역을 무엇입니까?1GHz의 주파수 대역은 아래의 모든 사양을 쉽게 하나의 트랜지스터와 함께 할 수있습니다.두 단계에 대해 얘기하고 각 cascode입니다.그것은 살인을 것 같습니다.당신과 당신의 트랜지스터에 대한 S - 파라미터 파일이 무엇입니까나요?NF 무엇이 필요합니까?모든 정보가없이는 그것을 당신을 도와 어렵습니다.공개하면 모든 내용을 공개,하고 싶지는 않지만 개인적으로 할 수있어, 당신은 내시 데이터를 보낼 수있습니다.

 
미안, 난 신선한 오전, 주파수 1.5G입니다, NF에 대해 0.8dB, 무슨 트랜지스터의 SP는 매개 변수입니다 tsmc0.18 프로세스를 사용하여, 그냥 종이를 볼 수있습니다, 그것을 하나의 무대, 그의 능력 24dB 이득입니다 , P1dB는 - 13dBm, GM의 트랜지스터와 cascode 사이에 이미 interstage matching.the 전원 disspitation을위한 인덕터가 약간 큰 수있습니다.

 
그것은 LNA가 GPS를위한 것 같습니다.내가 RFIC 디자이너, 그래서 내가 IC는 LNA가 디자인을 바탕으로 당신을 도울 수 없어요, 내 영역을 일괄 처리됩니다 요소 회로 아닙니다.하지만 귀하의 사양에 매우 특이한 그리고 이러한 매개 변수를 달성하는 것은 어렵지 않아 생각하지 않습니다.

 
앰프 U의 1dB 증가가 지원하는 대형 장치를 사용해야하고 따라서 더 높은 출력 전류

인덕터 변성 장치를 linearize 매우 좋은이며 1dB 압축 포인트 증가했지만 확실히 이득 감소된다

Khouly

 
내가 khouly 볼 IC 설계 시점에서 오른쪽으로 생각합니다.하지만 장치를 통해 전류의 제곱으로 소음이 증가 높아집니다.그것은 LNA가 좋지 않습니다.

 
U를 사용하여 일치하는 interstage 어떤 의미 하나요?
- 아빠

 
첫 번째 단계에 있기 때문에 이득이 시도 interstage transconductor 트랜지스터와 트랜지스터 사이 cascode 인덕터와 일치하지만, 아직 목표를 달성할 수 있고, 난 어쩌면 그것을 확인하지 못할 2stage 같아요.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top