필요 파이프라인은 RTL 배율기

E

eda_wiz

Guest
누구 .. 파이프라인 배율 코드가
eda_wiz하여 2006년 4월 2일 12:50에 편집한 마지막;에서 편집한 1 시간 총

 
안녕

여기에 조금있다 :

1.h ** p 하이라이트 : / / www.doulos.com/knowhow/verilog_models/8bit_x_8bit_pipelined_multiplier/* -> T는

tnx

 
안녕하십니까,

Regarder 르의 URL suivant :

1.h ** p 하이라이트 : / / 프랑스 TIMA - cmp.imag.fr / ~ guyot / Cours / Oparithm / 프랑 / Multip.htm
2.h ** p 하이라이트 : / / 프랑스 TIMA - cmp.imag.fr / ~ guyot/Cours/Oparithm/francais/Op_Ar2.htm* -> T는

고맙습니다한 재미 메모 SYSTRAN 프랑스어로 끝났어!! :

안녕,

다음의 URL에서 보라 :1.h ** p 하이라이트 : / / 프랑스 TIMA - cmp.imag.fr / ~ guyot / Cours / Oparithm / 프랑 / Multip.htm
2.h ** p 하이라이트 : / / 프랑스 TIMA - cmp.imag.fr / ~ guyot/Cours/Oparithm/francais/Op_Ar2.htm* -> T는

감사합니다

 
안녕하세요, 짐 ...이러한 링크에 대한 Thnks ...

사람은 그냥 그 여부를 유 / 누구 유
8 * 8 배율에 최소 100 MHz의 클럭 수있는 일을 알아 ... 말

감사합니다
eda_wiz하여 2006년 4월 6일 16:13에 편집한 마지막;에서 편집한 1 시간 총

 
그것은 무엇을 당신이 사용하고자하는 lib에있습니다.0.13, 0.18 100m에서 확인을해야한다.
당신은 DC에서 시도하는 DW를 사용할 수있습니다.

 
안녕 patrickli,
난 DW TSMC는 .18에 대한
미 .. multiliplier 컴파일된하지만 난 정말 .... 잘 유를 즐겁게 해줄
수있다 지연시
높은 속도 유 .18 u 및 청소년
DW 0.13 배율 갔다고 ..
eda_wiz하여 2006년 4월 2일 12:52에 편집한 마지막;에서 편집한 1 시간 총

 
wizkid 조심!

만약 당신이 명칭 Artisan 팩을에서 TSMC는 0.18 인수가, 뭔가 이상한 일이있다.난 그들이 자신의 세포의 타이밍에 대한 절대적인 가치 변화가 믿습니다.

이것이 유일한 설명은 내가 내의 일부 측정을위한 것입니다.

장인에서 한 UMC 해봐, 진정한 가치가있을 수있습니다.방법 약관의 명칭 Artisan 팩을에서 일부 텍스트에서 "상태"- 스타일들이 법률 용어에 상태로 - 아니지만 아주 명확히 물론.

the_penetratorŠ

 
괜찮아 ...
제가 감히 ..에 대한 질문이 penetrator무엇을 0.35에서 동일한 디자인과 .18
유 기술 .. 지연 차이가있을 것입니다

디자인의 경우 100MHz .. @ 실행
0.35 말해도
유.18 또는 0.13에서 유 전 과정을 기대하는 속도 약 씹는 담배의 한 조각.

 
내 경험, 0.25 배율의 합성을위한 32 비트도있을 수있습니다

 

Welcome to EDABoard.com

Sponsor

Back
Top