V
vijay_nag
Guest
안녕 모두,
전 75.02 %와 MTech이 완료된에서 VLSI 설계 Visveswaraya 2005 대학 기술에 Belgaum합니다.내가 디자인 오전 레이아웃이나 기회를 밖으로 지금 찾고 신호 디자인의 초고 집적 도메인 특히 아날로그 / 혼합.나는 기술 마이크론 프로젝트를했을 0.18에의 CMOS 디자인을 루프의 위상에 고정.도구가 사용되었습니다 MATLAB / Simulink와 멘토 그래픽스 '백엔드 도구 (Eldo - SPICE, IC에서 역 Calibre DRC는 / 정맥 주사 / PEX).난 도구가 언급한 위의 표준 셀 라이브러리 설계 및 특성화에 또한 훈련을받은.내가 푸네와 하이 데 라 바드, 첸나이 오전 의지로 업무에 방갈로, Noida,.나는 오전에 연구 기회를 열어도.누구 vijay.naganur 유리한 메일을 날 위해 내 프로필을 찾습니다 (시) gmail.com.
감사합니다
비제이
전 75.02 %와 MTech이 완료된에서 VLSI 설계 Visveswaraya 2005 대학 기술에 Belgaum합니다.내가 디자인 오전 레이아웃이나 기회를 밖으로 지금 찾고 신호 디자인의 초고 집적 도메인 특히 아날로그 / 혼합.나는 기술 마이크론 프로젝트를했을 0.18에의 CMOS 디자인을 루프의 위상에 고정.도구가 사용되었습니다 MATLAB / Simulink와 멘토 그래픽스 '백엔드 도구 (Eldo - SPICE, IC에서 역 Calibre DRC는 / 정맥 주사 / PEX).난 도구가 언급한 위의 표준 셀 라이브러리 설계 및 특성화에 또한 훈련을받은.내가 푸네와 하이 데 라 바드, 첸나이 오전 의지로 업무에 방갈로, Noida,.나는 오전에 연구 기회를 열어도.누구 vijay.naganur 유리한 메일을 날 위해 내 프로필을 찾습니다 (시) gmail.com.
감사합니다
비제이