풀다운 메뉴의"가치 아래로 저항 질문

[explorick]

다이어그램에 대한 도서에 언급된 다음과 같은 텍스트 첨부 :
풀다운 메뉴의 "가치를 충분히 저항 회로의 전력 소모를하지만, 충분히 구동 회로의 논리를 편안하게 아래에 - 0 임계값은"전압을 만들 낮은 높이 제한되어야합니다
난 이해 donot이 낮은 이유는 충분해야 풀다운의 vlaue.무슨 저항의 값을 전압을 0 ()를 제외하고 입력 마이너스 다이오드 드롭 전압이 될 수있습니다.그럼 어떻게 그 높은 가치를 저항 대신에 레지스터의 낮은 값을 구동 회로를 로직 - 0 임계값보다 낮은 전압을 만들 수있습니다.
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 

[fvm]

질문에 연결된 논리 가족의 사양을 고려하지 않고 답변을하실 수없습니다.그것은 실제로 많은와 함께 작동합니다.

discussion is only understandable when you know, that logic families as TTL have an input current.

낮은 충분한
토론을 때만 너도 알다시피, 그 논리에 가족 입력 전류로 TTL을 이해할 수있다.

 

[explorick]

만약 입력 TTL에 연결되어있는 경우 어떻게됩니까.어떻게 저항에 미치는 영향에 의해 그려진 TTL 게이트 전류는 무엇입니까?

 

[subharpe]

나도 이렇게 할 것 같은데 :

1.조건 1 :

때 입력 중 어느 하나가 출력이 높은 있어야 높은됩니다.다이오드의 포워드 저항 풀다운 저항보다 작아야합니다이 상태에서 출력 전압을 충분히 고층 수 있도록합니다.

2.조건 2 :

모두 입력하면 출력이 낮은 있어야 낮은됩니다.다음과 같은 경우이 상태가 무대 아래에서 구동되고, 그것을 몇 가지 최소 풀다운 저항을 통해 다음과 같은 무대에서 작동하도록 전류 흐름이 필요합니다.만약 저항이 매우, 그것을 통해 드롭 = 0, B 조 = 0 현재 충분한 출력을 다음 단계로 높은 차례로 높은 수있습니다 인해 높습니다.이걸로 충분 노이즈 마진을 개선하기 위해 낮은 저항이 그래서 풀다운입니다.

따라서 트레이드 오프를 적절한 O를 사이에 / P는 레벨과 노이즈 마진을 개선합니다.

 

[explorick]

감사합니다 Subharpe 및 fvm.
난 다른 쿼리에 관하여있다.TTL이있을 때마다 가족에게 0 입력, 거기에 몇 가지 기본 전류 게이트 밖으로 흐르는입니다 논리입니다.그것을 편견이나 밖으로 PNP가 transitor의 전류 역방향인가?어떤 간단한 소재 그의 TTL 로직 제품군에 대한 자세한 내용?추가 42 분 후 :에서 정보를 가지고있다 : http://en.wikipedia.org/wiki/Transistor-transistor_logic

 

[Guest]

[No message]

 

[Audioguru]

오래된 TTL 게이트의 입력 NPN 트랜지스터의 에미터입니다.자사의 최대 전류 낮은 1.6mA이다.에서 LS - TTL 다릅니다.
좋은 유효한 0.4V 저전압 로직 너무 풀다운 저항의 값을 0.4V/1.6mA = 250 옴되어야합니다.