표준의 ESD 시험에"문제는

[chang830]

안녕,
우리 stardard HBM ESD가 시험에서 3 칩의 ESD ZAP을 통해 동일한 모드로 가야할지.모든 3 개의 칩을 다음, 우리는이 모드에서 프로세서를 통과 생각의 ESD ZAP 통과시켰다.
하지만 내 칩, 내가 재미있는 것을 발견하였습니다.3의 ESD ZAPs 있음, 하나의 칩 HBM 모드에서, 하나의 실패 2000V, 1000V 심지어 3 중 하나를 통과하지 못한 2000V 통과시켰다.만약 칩 약한 경로이며, 그것에 대해 동일한 수준에서 실패한다.그럼 왜 그렇게 많이 descranpancy 있나요?

사람이 pls.좀 더 힌트를 줘?

감사합니다

 

[Guest]

[No message]

 

[hung_wai_ming@hotmail.com]

첫째, 귀하의 회로가 한계입니다.
둘째, 귀하의 반도체 웨이퍼에서 다른 위치에서, 그래서 결과가 변수가 될 수있습니다.
셋째, 가장 중요한, 아이오와 pls를 두 번 확인하고 통과했다 입출력이 실패했습니다.나는 아이오와 위치를 통과하지 못했습니다 아이오와 위치가 다를 수있습니다 같아요.
내 경험이있습니다 :
와 함께 하나의 칩에 P10 2000K에서 다른 칩 실패 수있는, 전형적인 HBM 테스트 500V 미만의 차이에 의해 전달했다.

또한, 그것을 수있습니다 marginality 회로에 의한 사고.전에 결론 더 많은 샘플에 대한 자세한 테스트를 해보다 의미있는 통계를 얻습니다.보통 제가 10 개 이상의 샘플을하기 전에 모든 상황에 대한 결론을 그릴 수있습니다.