포스트 레이아웃 시뮬레이션

P

p_shinde

Guest
하나는 semicustom 흐름 디자인의 포스트 레이아웃 시뮬레이션 않으면 도구가 사용되는 하이???? 고마워, 곧 답장. 프라 사드
 
사용하는 Hsim이 게시물 레이아웃 시뮬레이션을 할 수 있습니다. Bastos
 
안녕하세요, 그 도구는 GDSII 입력을 필요합니까? 감사합니다, 프라 사드
 
당신은 많은 도구가 할 수있는 다음 시뮬레이션 (스타 rcxt 할 수 있습니다) 첫째로 gdsii 파일에서 네트리스트를 추출해야 Synopsys의의 nanosim 등
 
다음 디자인을 시작 PKS, 도구 같은 DC에서 가지고있는 동안 사용이 네트리스트와 네트리스트의 차이점이 뭐죠 ...... 그 밖에 해당 게시물 레이아웃 네트리스트이므로, 거기 뭐가처럼 어떤 변화 을까요? 동일한 게시물 레이아웃 네트리스트 이는 우리가 물리적인 확인을 위해 줄래? 감사합니다, 프라 사드
 
당신이 포스트 레이아웃 시뮬레이션을 위해 Synopys 나노 SIM을 사용할 수 있습니다. 하지만 있도록 hspice으로 정확하지 않습니다
 
당신은 전체 시뮬레이션 칩 또는 칩의 일부 특정 분야를 찾고 계십니까? [= 2 사이즈] 22초 후 추가 [색상 # 999999은 =] : [/ 색상]에 [/ 크기]는 당신이 전체 칩 시뮬레이션 또는 칩의 일부 특정 분야를 찾고 계십니까?
 
전체 칩 시뮬레이션, 그게 가능할까???? 감사합니다, 프라 사드
 
그것은 당신의 칩의 규모에 따라 달라집니다 뭘 확인하려고. 포스트 레이아웃 시뮬레이션은 매우 느립니다
 
포스트 레이아웃 시뮬레이션을위한 다른 도구가 있습니까???
 
안녕하세요 당신은 배치 후 verilog 네트리스트를 얻을 수 있으며, 그것은 modelsim 같은 몇 가지 시뮬레이션 도구와 행동의 시뮬레이션 그리고 당신은 합성 시뮬레이션 게시물과 비교해야 nclaunch.then
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top