퍼에 대한 붙은에서 오류를 찾는 방법

[jaydip]

안녕하세요, ATPG는 설계의 조합 논리 오류 -에 갇혀 볼 수 있습니다. 하지만 어떻게 실패 이내에 결함을 찾아낼 수 있을까요?? 발생한 경우 어떻게 우리가 잘못 붙어 -에서 찾을 수 있습니다위한 퍼. ATPG 패턴을 생성하는 동안 그것은 (즉, 그렇게 플롭 어떤 붙은에서 잘못이없는 가정) 부여 퍼 소요 때문입니다.

 

[FvM]

당신은 '실패 내에서 오류 "라고 관한 어떤의 간단한 예를 들어 주실 수 있습니까?

 

[jaydip]

실패는 아무것도하지만 게이츠의 컬렉션 또는 오른쪽 트랜지스터 말을하지? 그래서, 지금은 방법이 붙은에서 0 / 1 결함 조합 논리가 발생할, 바로뿐만 퍼를위한 일이 있겠어? 그것은 '실패 내에 오류'로 무엇을 말하는 인스턴트 메신저입니다 .. 나는 이해할 수 있으면 좋겠 네요 ...

 

[RBB]

보통 ATPG는 세포의 핀이에서만 오류를 가정합니다. 당신이 실패 내의 결함 내부 노드와 네 잘못이 범위를 실행 하시겠습니까? 왜 이렇게 좋습니까? 당신이 그것 structually (UDPs을 사용하지 않는 IE) 구축 후 내부 실패의 오류를 추가로 퍼를 모델로해야 같은데요.

 

[owen_li]

안녕하세요. 사실, 우리가 테스트 패턴을 적용할 때, 우리는 일반적으로 퍼 잘되었는지 확인하기 위해 패턴을 이동합니다. 이 작업에서는, 거기에는 캡처 단계 및 단지 변화가 없으며 퍼를 테스트로 이동합니다. 이 당신을 도울 것입니다!