파이프라인 ADC가에 대한

[lhlbluesky]

파이프라인 ADC를위한 내가 만약 샘플링 속도 및 0.18um 기술을 사용합니다 15Ms / s 이상, 해상도, 10 비트, 무대 1.5 당입니다 - 무슨 정적 소비 전력을 적절한 값을 비트, 그럼?거기에 어떤 시뮬레이션이나 테스트 결과 몇 가지 관련 서류입니까?

게다가 지느러미 = 7.5M 때, ENOB = 7.7, SFDR = 51dB, INL = - 6LSB, 이러한 매개 변수가 정상입니까?몇 가지 서류를 할 때 본 중순 주파수, ENOB \ INL \ DNL \ SFDR 등 여전히 잘.다음엔 내 ADC를위한 요인 나쁜 결과가 발생할 수있습니다 가능한 이유는 무엇입니까?

pls, 정말, 아무도 나에게 조언 또는 일부를 참조 서류를 줄 수 혼란 스러워요 도와주세요?답변 모두 감사합니다.

 

[lhlbluesky]

아무도, pls 도와 드릴까요?

 

[yxo]

내가 권력에 대해 잘 모르겠지만 귀하의 ENOB, SFDR, 나쁜 _very_ INL 수있습니다.어떻게 그들을 측정하는 거죠?저기 앰프, CMFB doesn'work 낮은 이득과 같은 오류 aa는 엄청난 금액의 일부 트랜지스터 및 채도 등등되지 않습니다.당신이 관심을 그리기하여 S / H 조 첫 번째.등록일 39초 후 :귀하의 ENOB에 대해 9.5 있어야합니다

 

[Guest]

[No message]

 

[lhlbluesky]

내 ADC는 CMOS 이미지 센서에 ADC가 이전 DPGA는 S / H 조 기능을 실현할 수있습니다 사용됩니다.
그래서, 아무 불렸습니다 / H 조 제 ADC가있다.

그럼, 무엇을 가능한 이유는 무엇입니까?아무도 날 별도의 영향을 미치는 요인에 대해 명확하게 설명할 수 있습니까?

 

[lhlbluesky]

어떤 이념?